18“万里”树莓派小车——Makefile学习

lb8820265 · 发表于2021-12-13 23:48

18“万里”树莓派小车——Makefile学习 [复制链接]

本帖最后由 lb8820265 于 2021-12-13 23:43 编辑

前面介绍过电机驱动C++代码，使用了Makefile进行多文件编译，原本不想深入了解，可是往后发现不会Makefile语言后面还真是寸步难行，是时候学习一下了。

系统的学习还是推荐“C语言中文网”http://c.biancheng.net/makefile/，Makefile就是一个纯文本，电机驱动Makefile内容如下。

CROSS =
CC = $(CROSS)gcc
CXX = $(CROSS)g++
DEBUG = -g -O2
CFLAGS = $(DEBUG) -Wall -c
SRCS = $(wildcard ./*.cpp)
OBJS = $(patsubst %.cpp, %.o, $(SRCS))
TARGET = out
$(TARGET) : $(OBJS)
$(CXX) -o $@ $^ -lwiringPi  
rm -rf $(OBJS)
$(OBJS):%.o : %.cpp
$(CXX) $(CFLAGS) $< -o  $@

这看起来就像是一堆乱码，下面介绍一些基本知识。

Makefile的结构

targets : prerequisites
       Command

电机驱动Makefile中最后五行代码就体现了该基本结构。通过下面的例子来具体使用一下 Makefile 的规则：

test:test.c    
 gcc -o test test.c

targets：规则的目标，可以是 Object File（一般称它为中间文件），也可以是可执行文件，还可以是一个标签；
prerequisites：是我们的依赖文件，要生成 targets 需要的文件或者是目标。可以是多个，也可以是没有；
command：make 需要执行的命令（任意的 shell 命令）。可以有多条命令，每一条命令占一行。

上述代码实现的功能就是编译 test.c 文件，通过这个实例可以详细的说明 Makefile 的具体的使用。其中 test 是的目标文件，也是我们的最终生成的可执行文件。依赖文件就是 test.c 源文件，重建目标文件需要执行的操作是gcc -o test test.c。

Makefile的工流程

电机驱动Makefile中需要编译多个文件，因此需要知道工作流程，例如当有main.c和test1.c两个文件的工程需要编译时Makefile文件如下。

main:main.o test1.o
   gcc main.o test1.o -o main
main.o:main.c test.h
   gcc -c main.c -o main.o
test1.o:test1.c test.h
   gcc -c test1.c -o test1.o

第一行是最终需要生成的文件， main是可执行文件名，main.o、test1.o是依赖文件，也就是中间文件。

第二行是生成main需要执行的操作。

第三行是生成中间件main.o所需要的依赖文件。

第四行是生成main.o需要执行的操作。

第五六行与第三四行含义类似。

gcc的基本语法

这里补充一下gcc的最基本的编译链接命令。详见“C语言中文网”。

编译：

gcc -c test.s

将汇编输出文件test.s编译输出test.o文件。加“-Wall”表示产生尽可能多的警告信息。

链接：

gcc test.c -o test

将test.c预处理、汇编、编译并链接形成可执行文件test。-o选项用来指定输出文件的文件名，可以缺省，-lwiringPi表示添加wiringPi链接库

变量的定义

在Makefile中有“=”号的就叫做变量的定义，有点像宏定义，等号右边的可以用等号左边的代替。例如。

VALUE_LIST = one two three

调用变量的时候用

$(VALUE_LIST)

电机驱动中前8行都是使用的变量的定义和调用。

通配符

代码中“*.cpp”表示所有后缀是“.cpp”的文件，“*”：匹配0个或者是任意个字符。但注意不能通过引用变量的方式来使用通配符，例如

OBJ=*.c
test:$(OBJ)

直接识别成了一个文件。文件名是 "*.c"。正确的是使用扩展函数“wildcard”，如下。

OBJ=$(wildcard *.c)

顺便介绍一下路径，假设工程中有子文件夹“sub”，那么该选择该文件夹下所有.c文件就的命令为。

OBJ=$(wildcard ./sub/*.c)

当前路径可以用“./”或者直接缺省。

代码中“%.o : %.cpp”表示，提取所有的“.o”结尾的的文件名列表，然后替换“.cpp”后缀的。

同样的也有替换通配符函数patsubst，它需要三个参数，第一个是需要匹配的式样，第二个表示用什么来替换它，第三个是需要被处理的字列。

自动化变量

在 Makefile 中描述规则时，依赖文件和目标文件是变动的，显然在命令中不能出现具体的文件名称，否则模式规则将失去意义。这就需要使用“自动化变量”。

$@：表示规则的目标文件名。

$<：规则的第一个依赖的文件名。

$^：代表的是所有依赖文件列表，使用空格分隔。

删除指令

大名鼎鼎的删库跑路代码。

rm -rf

删除当前目录下的所有文件及目录，并且是直接删除，无需逐一确认。

运行结果

知道了上面这些规则，替换所有的变量，自动化变量，通配符，这个Makefile的含义也就清楚了。输入make，会输出如下的命令。

g++ -g -O2 -Wall -c Emakefun_MotorDriver.cpp -o  Emakefun_MotorDriver.o 
g++ -g -O2 -Wall -c DC_MotoTest.cpp -o  DC_MotoTest.o 
g++ -g -O2 -Wall -c Emakefun_MotorShield.cpp -o  Emakefun_MotorShield.o 
g++ -g -O2 -Wall -c Raspi_i2c.cpp -o  Raspi_i2c.o 
g++ -o out Emakefun_MotorDriver.o DC_MotoTest.o Emakefun_MotorShield.o Raspi_i2c.o -lwiringPi  
rm -rf  Emakefun_MotorDriver.o  DC_MotoTest.o  Emakefun_MotorShield.o  Raspi_i2c.o

问题

Makefile文件看起来还是挺复杂的，有不有更简单的办法，不用自己写Makefile，而让什么软件自动生成呢？