- 新手看这里：新手指南，积分制度，月度奖励制度，联系管理，提问必读，一贴快览 (84篇回复)
- 求问现在国内FPGA的设计厂商大概能做到什么水平 (3篇回复)
- FPGA设计一个FIR数字滤波器（vivado+MATLAB） (5篇回复)
- 荐读：IIC 学习心得(详细整理) (9篇回复)
- 矿卡|T9+入门使用 (121篇回复)
- 矿卡|T9+点灯及XADC读取 (2篇回复)
- Quartusll格式问题 (6篇回复)
- SoC验证 (3篇回复)
- FPGA做fft问题 (3篇回复)
- 怎么设计一个高性能的DSP？ (3篇回复)
- Xilinx FPGA NVMe主机控制器IP, 高性能版本 (5篇回复)
- NVMe Host Controller IP，高性能NVMe主机控制器IP (1篇回复)
- fpga在编码的时该怎么考虑对应的散出和逻辑级数呢？ (0篇回复)
- 【Zynq UltraScale+MPSoC学习01】Helloworld最小系统的搭建 (2篇回复)
- ZYNQ蚂蚁矿机板PS端FreeRTOS+PL端点灯测试 (4篇回复)
- FPGA就业薪资与前景如何？ (6篇回复)
- 新人学习 (11篇回复)
- verilog仿真变量赋值时自动移位3字节，怎么解决 (2篇回复)
- 夏宇闻老师书第17章RISC_CPU 操作和时序仿真的问题 (0篇回复)
- FPGA 赛灵思芯片 (9篇回复)
- out出不来 (3篇回复)
- rom没有colck引出来 (1篇回复)
- FPGA大规模矩阵求逆 (4篇回复)
- FPGA的入门和学习经验讨论 (18篇回复)
- 使用FPGA实现PID 并用modelsim仿真 (6篇回复)
- 关于同一个FIFO模块在相同的时序下仿真出两种截然不同的结果 (1篇回复)
- 为什么quartus仿真不出波形啊啊啊啊球球大佬帮忙看一下呗 (0篇回复)
- FPGA学习 (5篇回复)
- verilog 实现rom，仿真输出一直为x。求助.. (4篇回复)
- 《FPGA时序约束与分析》作者特权同学的工程师之道 (1篇回复)
- 求助FPGA实现SHA256的知识 (6篇回复)