- 市场上语音芯片是根据什么要选型？ (1篇回复)
- OTP语音芯片的音质好坏是根据什么区分？ (1篇回复)
- 关于XC7A200T-2FFG1156型号BANK17和BANK37的VCCO供电问题 (4篇回复)
- XC7V690T-2FFG1761I Multiboot 加载方案 (2篇回复)
- ip核计算arctan时的结果不会换算 (1篇回复)
- EE_FPGA【预备知识 二】----Verilog 介绍 (33篇回复)
- Xilinx的XPE功耗评估软件设置咨询 (1篇回复)
- FPGA设计需注意的方方面面 (1篇回复)
- verilog 中可不可以有always 语句中的嵌套always语句啊。 (15篇回复)
- Xilinx Spartan3的真双口RAM (4篇回复)
- 对含有nios，时序约束，布局布线的大工程文件，修改其内部模块名和部分变量名， (2篇回复)
- DE1-SOC开发板使用学习 (1篇回复)
- 关于FPGA开发板的GPIO引脚与扩展模块映射问题 (1篇回复)
- 【Perf-V评测】总结 (3篇回复)
- 基于FPGA的高速等精度频率测量系统设计.rar (1篇回复)
- 【Perf-V评测】流水灯&Verilog基本语法 (4篇回复)
- 【Perf-V评测】LED点阵 (2篇回复)
- 【Perf-V评测】三色LED (2篇回复)
- 【Perf-V评测】蜂鸟IP核开发环境搭建 (2篇回复)
- 【Perf-V评测】芯片温度采集 (2篇回复)
- 【Perf-V评测】之UART (3篇回复)
- 如何使用CPLD采集异步信号 (3篇回复)
- 【Perf-V评测】之 8段数码管 (0篇回复)
- 【Perf-V评测】澎峰开发板开箱体验 (4篇回复)
- 关于双独立时钟fifo的一些细节探讨 (1篇回复)
- 基于LZO的高性能无损数据解压缩IP (1篇回复)
- 基于LZO的高性能无损数据压缩IP (1篇回复)
- FPGA的八位RISC CPU的设计 (2篇回复)
- FPGA程序加载与固化 (1篇回复)
- 使用CPLD进行AES/EBU音频解码，解码出的数据出现了尖峰脉冲，是啥原因 (5篇回复)