- FPGA加速CNN，可选吗？要用什么板？ (4篇回复)
- FPGA实验中的问题 (2篇回复)
- ISE下 netgen -ofmt verilog -sim ramtest.ngc ramtest_synthesis.v (1篇回复)
- verliog10分频器test bench文件咋编写 (13篇回复)
- Verilog编程中出现“在源文件d38.v中找到0个设计单元，包括0个实体”错误 (11篇回复)
- verilog基础问题 (2篇回复)
- Cyclone 5 FPGA配置管脚状态问题: (10篇回复)
- Modelsim 10.5b (1篇回复)
- FX3/CX3(CYUSB3065) 关于线程被锁住的问题： (0篇回复)
- 关于HAL库外部中断的问题 (0篇回复)
- FX3/CX3(CYUSB3065) 如何配置外部FLASH (0篇回复)
- 荐读：如何学习FPGA (22篇回复)
- fpga下载程序 (1篇回复)
- 怎么用quartu为top模块，一个为例化） (1篇回复)
- 西安有没有FPGA周末培训班？ (6篇回复)
- FPGA实例化问题 (2篇回复)
- 使用IP产生PLL时钟，出现ISE警告1127，如何消除！ (6篇回复)
- verilog中怎么实现对两个部分代码的判断执行 (1篇回复)
- 请问如何用verilog实现一个迭代方程呀? (9篇回复)
- Quartus2仿真不出波形 (1篇回复)
- EFINIX FPGA 视频图像学习方案－开源 (5篇回复)
- 模数转换器每次都需要校准吗？ (4篇回复)
- XILINX Aritx-7FPGA 时钟问题 (4篇回复)
- 有奖问答：在线寻找英特尔® 视觉加速设计“全知”达人 (9篇回复)
- 国产化 (3篇回复)
- 利用FPGA进行图像采集并将图片存入SD卡 (4篇回复)
- 至芯昭哥带你学FPGA之_100天之旅_自动售货机设计 (13篇回复)
- 人工智能——机器人的模糊识别 (0篇回复)
- reg[15:0]data_mem [3200-1:0]读表资源不够 (4篇回复)
- 有关FPGA配置的问题 (9篇回复)