- 编译好慢 (7篇回复)
- FPGA创新设计竞赛 (2篇回复)
- FPGA A/D采集的电压值 如何LCD显示 (6篇回复)
- lattice diamond 怎么使用synplify查看关键路径延时？ (0篇回复)
- 基于3U PXIe 的ZU11EG的通用主控板 (2篇回复)
- 基于C6678+XC7V690T的6U VPX信号处理卡 (3篇回复)
- TDC-时间数字转换器 (7篇回复)
- altera的FPGA工作的最高频率 (4篇回复)
- verilog仿真文件数组初始化出错 (1篇回复)
- 统计数据中1的个数的问题 (1篇回复)
- quartus使用eclipse搞ucos的问题 (1篇回复)
- 自定义IP核出错导致界面出错 (5篇回复)
- 我们拆了一款双通道三核国产便携示波器 (5篇回复)
- 我自己定制的数码管IP核老是不对 (4篇回复)
- 定制的ip软核运行出错 (0篇回复)
- 锆石科技开发板例程运行不对的问题 (6篇回复)
- quartus里的ecplise编程的问题 (3篇回复)
- 再问管脚分配的问题 (16篇回复)
- QUARTUS下的eclipse不识别fopen函数 (8篇回复)
- 管脚分配的问题 (1篇回复)
- 我用QUARTUS里的eclipse编程的问题 (1篇回复)
- modelsim仿真的问题 (1篇回复)
- 半加器实现全加器 (3篇回复)
- 那里可以租到FPGA开发板？谢谢了先！！！！！！ (8篇回复)
- FPGA烧写文件的问题 (10篇回复)
- 小白求助，复制学长电脑上的工程文件后打开出现这种情况 (6篇回复)
- FPGA ECLIPSE的问题 (3篇回复)
- 夏宇闻老师书第三部分第9个练习的问题 (1篇回复)
- 关于设计fir滤波器的问题 (1篇回复)
- mini risc mcu源码 (4篇回复)