论坛 › EE_FPGA学习乐园 › verilog仿真文件数组初始化出错

chenbingjy 发表于 2023-7-28 21:36

verilog仿真文件数组初始化出错

<div style="text-align: center;"></div>

<div style="text-align: center;">&nbsp;</div>

<p>请问这个问题如何解决？谢谢！</p>

Jacktang 发表于 2023-7-29 09:57

<p>初始化就出错，这种情况好熟悉</p>

<p>还是等高手指点</p>

查看完整版本: verilog仿真文件数组初始化出错