- 矢量的自相关函数Verilog设计 (1篇回复)
- FPGA的BANK分配问题 (1篇回复)
- 有关京微齐力的H3C08N0W80C7的文档求助 (1篇回复)
- vivado仿真输出波形信号输入全为Z，输出全为X (6篇回复)
- DDR3训练的方法 (1篇回复)
- 关于两片16bit的ddr3通过控制线复用组成一片32bit的ddr3的控制思路求助 (4篇回复)
- modelsim仿真波形出不来 (2篇回复)
- ZYNQ 蚂蚁矿机板T9+ PL端VHDL语言点灯 (6篇回复)
- verilog任务调用 (7篇回复)
- 浅谈VHDLVerilog的可综合性以及对初学者的一些建议 (2篇回复)
- modelsim独立仿真教程 (3篇回复)
- Verilog中'*'号看做一个乘法器吗？ (9篇回复)
- FPGA学习心得 (9篇回复)
- 用Verilog实现51单片机内核 (22篇回复)
- FPGA Verilog一个基础问题 (12篇回复)
- fpga (4篇回复)
- FPGA Verilog 问题 (5篇回复)
- Verilog请教 (7篇回复)
- ov7725摄像头畸变现象严重,怎么回事 (2篇回复)
- 可维护，可移植的verilog工程设计技巧 (25篇回复)
- ZYNQ PL SFP光口IBERT链路误码测试 (0篇回复)
- 安路 Anlogic 寄存器乱码？ (0篇回复)
- ALINX XC7Z020 开发板电源跳线电路 (2篇回复)
- ACTEL Libero IDEV9.1 License 如何获取 (10篇回复)
- 夏宇闻老师书第17章一个例子仿真的问题 (3篇回复)
- 基于Zynq FPGA对雷龙SD NAND的测试 (0篇回复)
- iSee4.7win10下运行的一些问题 (0篇回复)
- 至芯昭哥带你学FPGA之FPGA_100天之旅_rom控制器的设计 (15篇回复)
- 利用IBERT IP核实现GTX收发器硬件误码率测试实例 (3篇回复)
- 面试 (5篇回复)