论坛 › EE_FPGA学习乐园 › 夏宇闻老师书第三部分第9个练习的问题

chenbingjy 发表于 2023-6-15 15:05

夏宇闻老师书第三部分第9个练习的问题

<p>这个练习涉及到RAM HM-65162，<br />
其中有个写时序</p>

<p></p>

<p>代码里面有这么一段：</p>

<pre>
<code>always @(negedge SRW )
                begin
                   #TWLEH;               //Write enable        pulse setup time
                   if (SRE)
                        begin
                             WR_flag=0;
               $display("ERROR! Can't write! Write enablepulse setup time (E) is too short!");
               
                        end
                end</code></pre>

<table cellpadding="0" cellspacing="0">
        <tbody>
                <tr>
                        <td id="postmessage_13500678">从时序图看出，SRW下降沿后，接着就是TWLEH,TWLEH一结束，SRE就升为高电平。<br />
                        这段程序是不是有问题。谢谢！</td>
                </tr>
        </tbody>
</table>

<p>&nbsp;</p>

火辣西米秀 发表于 2023-6-16 07:32

<p>这个时序图看着有点小晕</p>

<p>SRW下降沿，TWLEH,TWLEH结束，SRE就为高电平，这，，，</p>

查看完整版本: 夏宇闻老师书第三部分第9个练习的问题