标签 : always

主题
回复/查看
作者

组合逻辑中的always后面的敏感事件表是高电平触发还是电平发生翻转的时候触发？	平漂流 2017-6-8	6 3891
如何将我下面的代码，加进去一个按键的电平触发（CPM），让时钟开始计数	XXXXTTTT 2017-1-4	2 2316
Verilog基础	一纸玫瑰 2016-10-23	2 18445
Verilog语言BUG求助，谢谢！	风色碧空 2016-9-1	5 3926
从零开始学FPGA我的第十个实验（记录一下）	ihalin 2016-8-22	7 5585
ip 和 fifo 怎么联合使用？	liwenz 2016-8-6	6 3767
提供一段简单的流水线算法（HDL）程序供大家参考。	yupc123 2016-8-2	8 3876
从零开始学FPGA我的第二个实验（记录一下）	ihalin 2016-7-14	11 3780
并串转换有瑕疵	沉默珏殇 2016-6-13	7 2630
大家看一下这个，输入的datar_H怎么只能存储到第一行，2,3行的存储器没有值	peng@hu 2016-5-12	5 2475
verilog中要用到一个工作时钟，另一个是计数时钟，可是always不能嵌套，该怎么解决	等待去做 2016-5-1	3 5954
flvdemux对flv文件格式解析	37°男人 2015-12-8	0 17961
炼狱传奇-generate之战	梦翼师兄 2015-10-27	1 2037
fpga程序问题	顽皮小孩儿 2015-8-3	3 5900
分频后的时钟信号直接作为下一个always的触发时钟可以么	通通 2015-2-28	1 2090
用quartusII编程3-8译码器，时序仿真出错，类似延迟，求指教	芋头 2014-8-10	1 2855
为什么在Verilog中复位时给寄存器赋初值为1'b1，而i采集时却始终为0，这是怎么回事？	panxiao 2014-8-7	0 4343
MapleKing1990——至芯科技FPGA开发板学习心得	fpgaw 2014-5-6	0 2630
我的华为实习招聘过程	南盗 2014-4-24	34 16357
TI good offer for LP38853S-ADJ/NOPB USD1.78/EA-Evergreen Electronics	egs014mandy 2013-12-12	0 1342

12 3 4 5 / 5 页下一页

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

返回顶部