fpga程序问题

顽皮小孩儿

fpga程序问题 [复制链接]

module test (a,clk);
output a;
input clk;
reg a=1'b1;
parameter i = 1;
always@(clk,a)
begin
while(i<250)
begin
#10 a=~a;
#30 a=~a;
end
i=i+1;
end
endmodule
编译后有这样的错误
Error (10049): Verilog HDL error at test.v(13): value must not be assigned to nonvariable "i"

这是什么原因，请各位帮帮忙

elvike

parameter i = 1; 错误提示不能给一个不能改变的数进行赋值。parameter是声明一个常量，不能进行赋值改变的。改成reg吧

顽皮小孩儿

更改之后又出现Error (10106): Verilog HDL Loop error at test.v(9): loop must terminate within 5000 iterations
这种情况了

tyb0220

“parameter i = 1“ 我的理解是：你想给其赋初始值，但是parameter定义的是符号常量，不能像你这样使用；
楼上所说，定义reg后出现了死循环，是你没有定义范围吧！
最好定义为integer i;   楼主可以试下