MSP430通过P1.0管脚输出ACLK，示波器显示占空比不是50，为什么啊？

helloxieyu

MSP430通过P1.0管脚输出ACLK，示波器显示占空比不是50，为什么啊？ [复制链接]

MSP430通过P1.0管脚输出ACLK，示波器显示占空比不是50，为什么啊？
MSP430-G2系列，外接32.768K晶体，通过P1.0管脚将ACLK输出，示波器测量占空比是44%左右(周期倒是很准的32.768K)，占空比不是严格的50%，这样出来的时钟信号应该是不合格的(如果输出给外部器件用的话是不符合要求的)，不知道怎样才能把ACLK输出的时钟占空比控制成50%。
尝试过修改32.768K的谐振电容，从1pF到35pF都试过；也尝试过更换过不同品牌的32.768K晶体；现象还是一样；
代码如下：
int main( void )
{
        WDTCTL = WDTPW +WDTHOLD;

  P1SEL|=BIT0;     //P1.0输出ACLK
  P1DIR|=BIT0;

  _BIS_SR(LPM3_bits+GIE); //进入LPM3低功耗模式

  return 0;
}

改成输出内部VLO则没有上述问题，占空比一直是50%。

chunyang

占空比不重要，重要的是沿的间距稳定。时序逻辑主要靠沿同步，即使时电平型，也是在沿之后的很短采样周期，所以绝大多数情况下占空比无需严格的50%。

qiushenghua

正如楼上所言，时钟的占空比其实并不重要，一般一个时钟周期只执行一次操作。DDR内存除外，它会在上升沿和下降沿各执行一次操作。
刚刚正好在看F5529的培训资料，在介绍F5529的REFO时，手册里很明确提出了REFO参考振荡器的占空比是40%到60%，这也佐证了时钟的占空比不大重要。
另外，晶振一般有固定的负载电容，调节两个外部电容的作用是让晶体更容易快速起振，并且有足够的能量持续振荡下去而不停振。之前在玩 STM32的RTC的时候，为负载电容是6pF的32768晶振弄得很纠结。你可以去看看ST编号AN2867的文档，里面有晶振电路的设计原则。

helloxieyu

谢谢“chunyang”版主。
谢谢“qiushenghua”大大。
我纠结这个占空比是有原因的：
我用MSP430G2332-EP  外接能耐高温到175C的32.768K晶体，发现温度每升高一点，430 P1.0脚输出的ACLK的占空比就发生变化，常温下是40%，60C是30%，100C是20%，115C是8%，温度再高P1.0脚就没有时钟输出了。
32.768K晶体是肯定没问题的(几百块钱一个的航天级别的)，换了几个品牌都这样。
我个人怀疑，P1.0脚停止时钟输出是因为温度上升导致的占空比严重失调最终导致。问题是“温度上升导致的占空比失调”是外部32.768K晶体还没进入MSP430之前就失调了，还是进入MSP430后在MSP430内部进行放大及驱动时失调的？
还有，即使在常温状态下P1.0输出的时钟占空比就已经不是50%了，如果让P1.0脚输出430内部的VLO时钟，则即使到达140C，也能保持50的占空比，输出32.768K就不行。
32.768K晶体是肯定没问题的(几百块钱一个的航天级别的)。P1.0脚停止时钟