關於verilog的for用法

eeleader

關於verilog的for用法 [复制链接]

之前看了一個程式  
always@(Bin) begin
for (i=0;i<7;i=i+1)
Gry[ i]=Bin[ i]^Bin[i+1];
Gry[ i]=Bin[ i];
end
由於for迴圈只實行到他下一行,那在i=7的時候  他會自動實行Gry=Bin嗎  
我的問題是  這一行  是否包含在for迴圈裡呢

eeleader-mcu

不包括，正确的写法应该如下：

always @(bin)

begin

for(i=0;i<7;i=i+1)

begin

Gry=Bin^Bin[i+1];

Gry=Bin;

end

end