此帖出自FPGA/CPLD论坛
最新回复
比如SPI,我用LM3S驱动,但是附加了一个IO,等于5个脚,所以自己写状态机(之所以这样,为了让仿冒者必须用LM3S且必须与我代码一样,那代码也不用正常思维写法,我在SPI特定时钟脉冲式检测那个IO,IO必须出现在符合120ns的时间窗口中,我试过,加一个减一个指令位置都不行,换其他家MCU更是无法满足,如果用逻辑分析仪看,对方能看出时序,但是不用LM3S,不用我那非正常写法没法产生那个时序)。就是说除非对方完全克隆或是反向分析出我的控制思路(碰到这样高手那就算了)才能与FPGA通讯。完全克隆的代码我们可以查出来
[ 本帖最后由 mr.king 于 2010-6-6 08:31 编辑 ]
详情
回复
发表于 2010-6-6 08:27
| ||
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/ 欢迎光临网上店铺! |
||
| |
|
|
| |
个人签名学习
|
|
| |
|
|
不一定
此帖出自FPGA/CPLD论坛
| ||
|
||
浏览过的版块 |
曾经的版主且威望大于2000,或对EEWORLD论坛有突出贡献的坛友
EEWorld Datasheet 技术支持