5472|5

2721

帖子

0

TA的资源

纯净的硅(中级)

楼主
 

简单ALU设计 [复制链接]

接上一篇帖子
4选1数据选择器设计 - 【Altera SoC】 - 电子工程世界-论坛 https://bbs.eeworld.com.cn/thread-499348-1-1.html
设计任务如下,通过alusel的位标志选择对应的运算,共8种操作

设计如下:
新建工程,选择目录,器件,“finish”完成使用Verilog设计文件,file下新建.v设计文件,程序如下
程序cf为进位标志,ovf溢出标志,zf为0标志,nf负标志
比如:-98-45=-143=0x171,此时cf为1,ovf为1


编译通过后保存

新建波形文件,激励信号设置如下

使用quartus SIM仿真,功能仿真

RTL门级电路

管脚分配

此帖出自FPGA/CPLD论坛

最新回复

kzp
前排学习   详情 回复 发表于 2017-12-4 22:59
点赞 关注
 

回复
举报

169

帖子

1

TA的资源

一粒金砂(高级)

沙发
 
很经典,学习了
此帖出自FPGA/CPLD论坛
 
 

回复

1950

帖子

4

TA的资源

版主

板凳
 
谢谢楼主分享

挺爱动手的。赞!

把 alusel, a b 在前一级模块 写成DFF 输入吧
把 nf zf cfn ovf, y,也 写成DFF 输入吧
这样, 你打成目标快
此帖出自FPGA/CPLD论坛

点评

谢谢指点  详情 回复 发表于 2016-9-9 19:39
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

2721

帖子

0

TA的资源

纯净的硅(中级)

4
 
5525 发表于 2016-9-8 20:56
谢谢楼主分享

挺爱动手的。赞!

把 alusel, a b 在前一级模块 写成DFF 输入吧
把 nf zf cfn ovf, y ...

谢谢指点
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(初级)

5
 
前排学习
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(初级)

6
 
前排学习
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表