17500|42

599

帖子

2

TA的资源

版主

楼主
 

AD 敷铜出现问题 [复制链接]

 
PCB布完后,准备敷铜(DGND),但是敷铜后出现如下图所示情况,如何处理。



此帖出自PCB设计论坛

最新回复

本来还想解决的,结果给捷足先登了,哈哈哈 之前我也遇到过这个问题~  详情 回复 发表于 2017-8-23 11:57
点赞 关注
个人签名有的时候要求软硬件必须并排走,哪个走的稍快一些都会被另外一个拖住的。

业务联系:

QQ:3265386825
e-Mail: yichunscp@163.com
 

回复
举报

69

帖子

0

TA的资源

一粒金砂(中级)

推荐
 
雨后的梧桐 发表于 2016-8-3 08:34
前辈您使用AD那是相当的熟练啊,以后若是有问题请教请一定多多指点。

互相学习,共同进步哈
此帖出自PCB设计论坛
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

板凳
 
你覆铜是准备覆那个属性?地?在design、rules、Planeconnect下修改规则。再把属性修改好。
此帖出自PCB设计论坛

点评

为什么DGND和其他3个网络号短路了呢  详情 回复 发表于 2016-8-1 14:58
 
 
 

回复

793

帖子

9

TA的资源

纯净的硅(中级)

4
 
                                                               源文件可以传上来看看
此帖出自PCB设计论坛
 
 
 

回复

599

帖子

2

TA的资源

版主

5
 
雨后的梧桐 发表于 2016-8-1 14:41
你覆铜是准备覆那个属性?地?在design、rules、Planeconnect下修改规则。再把属性修改好。

为什么DGND和其他3个网络号短路了呢
此帖出自PCB设计论坛

点评

我下载试了一下,还真是这样的状况,神奇,第一次遇到,我得研究一下。  详情 回复 发表于 2016-8-1 15:05
可能你选的不是覆铜那个,要不就是层选错了,不然的话不会出现这个状况。  详情 回复 发表于 2016-8-1 15:02
个人签名有的时候要求软硬件必须并排走,哪个走的稍快一些都会被另外一个拖住的。

业务联系:

QQ:3265386825
e-Mail: yichunscp@163.com
 
 
 

回复

599

帖子

2

TA的资源

版主

6
 
ASICTEST_S.pcbdoc (782.5 KB, 下载次数: 43)
此帖出自PCB设计论坛
个人签名有的时候要求软硬件必须并排走,哪个走的稍快一些都会被另外一个拖住的。

业务联系:

QQ:3265386825
e-Mail: yichunscp@163.com
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

7
 
yichun417 发表于 2016-8-1 14:58
为什么DGND和其他3个网络号短路了呢

可能你选的不是覆铜那个,要不就是层选错了,不然的话不会出现这个状况。
此帖出自PCB设计论坛
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

8
 
yichun417 发表于 2016-8-1 14:58
为什么DGND和其他3个网络号短路了呢

我下载试了一下,还真是这样的状况,神奇,第一次遇到,我得研究一下。
此帖出自PCB设计论坛

点评

我都研究了一天了。  详情 回复 发表于 2016-8-1 15:20
 
 
 

回复

599

帖子

2

TA的资源

版主

9
 
雨后的梧桐 发表于 2016-8-1 15:05
我下载试了一下,还真是这样的状况,神奇,第一次遇到,我得研究一下。

我都研究了一天了。
此帖出自PCB设计论坛

点评

惭愧,没弄好,看不出那边的问题。我打开其它的PCB文件试了一下都是正常的。。。你画的时候改了哪些规则吗?  详情 回复 发表于 2016-8-1 15:28
怀疑选的不是覆铜,是放置填充方块  详情 回复 发表于 2016-8-1 15:27
个人签名有的时候要求软硬件必须并排走,哪个走的稍快一些都会被另外一个拖住的。

业务联系:

QQ:3265386825
e-Mail: yichunscp@163.com
 
 
 

回复

2万

帖子

341

TA的资源

版主

10
 
yichun417 发表于 2016-8-1 15:20
我都研究了一天了。

怀疑选的不是覆铜,是放置填充方块
此帖出自PCB设计论坛

点评

我也试了,确实是覆铜。但是就是把那三个本来不相干的焊盘包含进去了。第一次碰到这情,感觉挺神奇的。  详情 回复 发表于 2016-8-1 15:29
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

11
 
yichun417 发表于 2016-8-1 15:20
我都研究了一天了。

惭愧,没弄好,看不出那边的问题。我打开其它的PCB文件试了一下都是正常的。。。你画的时候改了哪些规则吗?
此帖出自PCB设计论坛
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

12
 
qwqwqw2088 发表于 2016-8-1 15:27
怀疑选的不是覆铜,是放置填充方块

我也试了,确实是覆铜。但是就是把那三个本来不相干的焊盘包含进去了。第一次碰到这情,感觉挺神奇的。
此帖出自PCB设计论坛

点评

如果覆铜的其他地方没有包含其他网络焊盘,只在此元件封装上包含,把这个元件从PCB上删去,另外添加一般类似的焊盘元件封装,验证是否此封装问题。  详情 回复 发表于 2016-8-1 15:46
 
 
 

回复

2万

帖子

341

TA的资源

版主

13
 
雨后的梧桐 发表于 2016-8-1 15:29
我也试了,确实是覆铜。但是就是把那三个本来不相干的焊盘包含进去了。第一次碰到这情,感觉挺神奇的。

如果覆铜的其他地方没有包含其他网络焊盘,只在此元件封装上包含,把这个元件从PCB上删去,另外添加一般类似的焊盘元件封装,验证是否此封装问题。
此帖出自PCB设计论坛

点评

我试了一下整块板子给覆铜,结果所有的过孔焊盘什么的都被覆盖了,所以我想说能排除掉封装的问题,不过我还是会试一下。我觉得问题更可能出现在规则上,我试了一下他给的文件图,发现里面的走线可以短路且没有报错。  详情 回复 发表于 2016-8-1 15:50
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

14
 
qwqwqw2088 发表于 2016-8-1 15:46
如果覆铜的其他地方没有包含其他网络焊盘,只在此元件封装上包含,把这个元件从PCB上删去,另外添加一 ...

我试了一下整块板子给覆铜,结果所有的过孔焊盘什么的都被覆盖了,所以我想说能排除掉封装的问题,不过我还是会试一下。我觉得问题更可能出现在规则上,我试了一下他给的文件图,发现里面的走线可以短路且没有报错。我觉着这就不正常了,但又找不到问题在哪,纠结。。。。
此帖出自PCB设计论坛
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

15
 
上图大家看看问题出在哪。

QQ截图20160801155243.png (6.85 KB, 下载次数: 0)

QQ截图20160801155243.png

QQ截图20160801155203.png (26.29 KB, 下载次数: 0)

QQ截图20160801155203.png
此帖出自PCB设计论坛

点评

或者是覆的网格铜的线宽小于你规则设置的最小线宽  详情 回复 发表于 2016-8-1 16:12
要么是你搞错填充和覆铜的命令了,要么是贵机器出鬼了 先搞清这两个命令 [attachimg]251410[/attachimg][attachimg]251411[/attachimg]  详情 回复 发表于 2016-8-1 16:01
 
 
 

回复

2万

帖子

341

TA的资源

版主

16
 
雨后的梧桐 发表于 2016-8-1 15:50
我试了一下整块板子给覆铜,结果所有的过孔焊盘什么的都被覆盖了,所以我想说能排除掉封装的问题,不过我 ...

要么是你搞错填充和覆铜的命令了,要么是贵机器出鬼了
先搞清这两个命令



填充都是相连的

此帖出自PCB设计论坛
 
 
 

回复

1万

帖子

2854

TA的资源

管理员

17
 
是不是你的间距设置的有问题。所以看上去好像是短路了。实际上是因为间距设置问题,间距设置的过小,或者没有间隔的原因。
此帖出自PCB设计论坛
加EE小助手好友,
入技术交流群
EE服务号
精彩活动e手掌握
EE订阅号
热门资讯e网打尽
聚焦汽车电子软硬件开发
认真关注技术本身
个人签名

玩板看这里:

https://bbs.eeworld.com.cn/elecplay.html

EEWorld测评频道众多好板等你来玩,还可以来频道许愿树许愿说说你想要玩的板子,我们都在努力为大家实现!

 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

18
 
电脑是没有问题的,AD软件也没有问题,因为我用我自己画的PCB板试过,覆铜正常,就是楼主上传的这个不行。

QQ截图20160801160653.png (128.34 KB, 下载次数: 0)

QQ截图20160801160653.png
此帖出自PCB设计论坛
 
 
 

回复

2万

帖子

341

TA的资源

版主

19
 
本帖最后由 qwqwqw2088 于 2016-8-1 16:15 编辑
雨后的梧桐 发表于 2016-8-1 15:53
上图大家看看问题出在哪。

或者是覆铜的网格铜的线宽小于你规则设置的最小线宽
此帖出自PCB设计论坛
 
 
 

回复

943

帖子

3

TA的资源

纯净的硅(中级)

20
 
规则最小线宽是6mil。问题应该也不在这吧,这实在是没招了,我弃权。。。。。

QQ截图20160801161811.png (126.81 KB, 下载次数: 0)

QQ截图20160801161811.png
此帖出自PCB设计论坛

点评

重点检查一下覆铜规则的几个设置的 [attachimg]251415[/attachimg]  详情 回复 发表于 2016-8-1 16:25
 
 
 

回复

2万

帖子

341

TA的资源

版主

21
 
雨后的梧桐 发表于 2016-8-1 16:19
规则最小线宽是6mil。问题应该也不在这吧,这实在是没招了,我弃权。。。。。

重点检查一下覆铜规则的几个设置的

此帖出自PCB设计论坛

点评

也不知道楼主到底改了哪些规则布的,我是没招了,看不懂,哎。。。。我还是太年轻,经验少。。。。  详情 回复 发表于 2016-8-1 16:32
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表