okhxyyo

dontium 发表于 2015-7-30 22:29
你另存为ASC文件，别的软件就可以打开了

哦哦哦，好的，我明天试试，今天在折腾win10中快哭了

okhxyyo

dontium 发表于 2015-7-30 22:29
你另存为ASC文件，别的软件就可以打开了

你好，我另存的时候发现有两种ASCII文件格式。我选了一种，截出来您帮忙看看是不是这种么？


转换后的文件为：
K25130212_2_ad.rar (94.06 KB, 下载次数: 2)

2015-7-31 08:46 上传

点击文件名下载附件

原理图pdf文档：
Schematic Prints.pdf (108.92 KB, 下载次数: 1)

2015-7-31 08:46 上传

点击文件名下载附件

sjzzlxy

两组差分线中间最好铺铜，并隔一段距离打地孔。差分线上的IC2，IC3建议往左边移动一点，这样另外一组差分线可以有更多空间，可以用地把其全包起来。

dontium

这是PADS可以使用的几种文件类型：









你压缩包里的文件打不开。

okhxyyo

dontium 发表于 2015-7-31 11:48
这是PADS可以使用的几种文件类型：









你压缩包里的文件打不开。

那我给你倒个dxf的文件吧。
K25130212_2_ad.rar (658.43 KB, 下载次数: 2)

2015-7-31 12:04 上传

点击文件名下载附件

dontium

谢谢你，导入成功，但所有的东西全部作为 2D line了，即把它去掉就只有文字。

这是显示所有：







这是去掉2D lines

okhxyyo

dontium 发表于 2015-7-31 12:25
谢谢你，导入成功，但所有的东西全部作为 2D line了，即把它去掉就只有文字。

这是显示所有：




...

请稍等，让我再研究一下。

okhxyyo

dontium 发表于 2015-7-30 22:29
你另存为ASC文件，别的软件就可以打开了

你好，不知道你用的多少版本的PADS，我在网上搜的说是9.1之后的话可以通过换成：
K25130212_2_ad2.rar (174.93 KB, 下载次数: 2)

2015-7-31 12:51 上传

点击文件名下载附件

这样格式的PADS就能导入了。要不你试试看？

dontium

你辛苦了！

PADS Layout Translator (Version 9.0) 07/31/15 14:09:25
Copyright (c) 2009 Mentor Graphics Corp. - All rights reserved

------------------------------------------------------------
Input file: D:\...\K25130212_2_ad2.PcbDoc
File size: 3028 Kb
File type: Protel_Advanced_PCB
File version: 5.00
Output file: .\K25130212_2_ad2_pads.pcb

[W] Cannot find the Protel configuration file 'C:\WINDOWS\advpcb99se.ini'. Using Protel Classic Colors for

layers.
[W] Cannot load the current color map from the PADS Layout configuration file. Using default colors.
[E] Missing Board Outline. PADS Router will not route without a board outline.
[I] Skipped empty text strings at (3.4mm, -12.5mm)
[E] Cannot translate the following polygon contours. Recreate polygons in PADS Layout. (-41.3602mm, -

14.9171mm) on Bottom
[W] PADS Layout can not handle individual settings (Remove dead copper) for polygon planes at (-30.1567mm, -

19.3753mm) on Bottom
[W] PADS Layout can not handle individual settings (Remove dead copper) for polygon planes at (-30.1567mm, -

19.3753mm) on Inner Layer 3
[W] PADS Layout can not handle individual settings (Remove dead copper) for polygon planes at (-30.1567mm, -

19.3753mm) on Inner Layer 2
[W] PADS Layout can not handle individual settings (Remove dead copper) for polygon planes at (-30.1567mm, -

19.3753mm) on Top
[I] Ignored redundant traces at (-31.8999mm, -1.63634mm) - (-30.7966mm, -1.63634mm)
[I] Ignored redundant traces at (-30.7966mm, -1.63634mm) - (-30.1795mm, -1.01928mm)
[I] Ignored redundant traces at (-30.212mm, -2.65594mm) - (-28.9617mm, -1.40558mm)
[I] Ignored redundant traces at (-30.7004mm, -2.65594mm) - (-30.212mm, -2.65594mm)
[I] Ignored redundant traces at (-3.3mm, 0mm) - (-2.97965mm, 0mm)
[I] Ignored redundant traces at (-13.7593mm, 1.94067mm) - (-13.2mm, 1.94067mm)
[W] Broken traces found and ignored. Broken traces found at (5.85503mm, -2.73805mm)
[W] Broken traces found and ignored. Broken traces found at (-16.684mm, -10.3747mm)
[W] Broken traces found and ignored. Broken traces found at (-38.1418mm, -18.5862mm)
[I] Ignored redundant traces at (-28.8617mm, -12.511mm) - (-28.8617mm, -11.9836mm)
[I] Ignored redundant traces at (14.8714mm, -8.3mm) - (14.8714mm, -7.80963mm)
[I] Ignored redundant traces at (12.9256mm, -6.93811mm) - (13.5mm, -6.93811mm)
[I] Ignored redundant traces at (-17mm, -7.68248mm) - (-16.4mm, -7.68248mm)
[I] Ignored redundant traces at (-30.0081mm, -7.68248mm) - (-17mm, -7.68248mm)
[I] Ignored redundant traces at (-36.5895mm, -7.29612mm) - (-36.4938mm, -7.3918mm)
[W] Broken traces found and ignored. Broken traces found at (-36.5895mm, -7.29612mm)

2 error(s), 10 warning(s) and 13 note(s) found
Finished on 07/31/15 at 14:09:26


成功！

okhxyyo

dontium 发表于 2015-7-31 14:11
你辛苦了！

PADS Layout Translator (Version 9.0) 07/31/15 14:09:25
Copyright (c) 2009 Mentor Grap ...

可以了就好

woody_chen

覆铜和GND的焊盘都是直接连接，手焊会不会不好焊。
这个PCB上GND都有走线，我都是布好其他线，再用覆铜连接GND,不通的再加过孔。我这样会不会不好？

okhxyyo

woody_chen 发表于 2015-7-31 14:41
覆铜和GND的焊盘都是直接连接，手焊会不会不好焊。
这个PCB上GND都有走线，我都是布好其他线，再用覆铜连 ...

一般来做处理的话敷铜的时候会选择十字连接，主要是出于散热考虑，直接连接的手焊的时候可能会造成散热过快的问题，也就是对手焊是会造成一定影响的。
至于PCB上GND都先进行走线的问题，也有人会选择这么处理，也有人是最后直接铺铜过去，不通加过孔。我自己一般情况下也是第二种情况。但是比如有些时候我们会考虑到包地处理或者出于减少干扰的考虑要在差分信号或者其他一些信号中间走地处理的时候就会在PCB上走一部分地线。
我不确定这样的处理方法是不是更好，我个人理解上是觉得在PCB上就走通GND的话可能会更好一些。更能宏观上把握GND的走势，有利于后期对地大电流的处理调整。
当然上面所述都是个人观点，不能当正确论处。最近有点忙，有时间的话我再查查资料或者询问下大牛问问看有没有什么问题在这里面。

okhxyyo

quner 发表于 2015-7-30 14:17
新手，随便看一下，如有不对，多多指教

我大概的看了下你说的这几个点的地方，下面说下对其中几个问题的想法：
1.同一条走线突然换线宽问题。
我仔细看过了这条走线是GND网络，这里就是打了两个过孔，估计作者是觉得这里有空间所以在表层走线的时候应该不是同一个时间点连的线，即一个从芯片管教走到过孔的线可能先走好了。后来要铺铜前他多大些孔的时候又用线把邻近的两个过孔连起来了。
2.同一条走线既有45°又有圆弧走线。
私下推测这块板子可能原版不是AD画的，而是用其他软件画的，有的软件是无法绘制真正的圆弧走线的，实际的处理就是你截图中那样，用小段小段折线的处理方式来画圆的。这种情况我之前也看到过的。
3.过孔上焊盘
有一种埋孔的处理方式就是把过孔放在焊盘上的，只是知道我自己没碰到过要这么处理的情况。所以说不一定过孔上焊盘就一定是不对的。不过我看了下这块板子这里的过孔上焊盘应该不是因为什么特殊考虑才这么处理的，就是作者没处理好。
4.另外你说的走直角和丝印重叠问题，这个都是我们平常画板子要注意的，在画完板子后要注意善后工作，就包括丝印弄清楚，一些该备注的信息都备注好等等。

huaiqiao

woody_chen 发表于 2015-7-31 14:41
覆铜和GND的焊盘都是直接连接，手焊会不会不好焊。
这个PCB上GND都有走线，我都是布好其他线，再用覆铜连 ...

您说的直接连接（叫做过孔全连接）和十字连接（过孔梅花连接）。这个的选则其实要看具体的情况了，不过十字连接还有好处，就是用在pcb基本完成以后再打一些十字过孔将底层铜皮和底层铜皮牢固的连接起来。您所表达的意思，我知道。这个在元件的gnd网络外用十字过孔的，我见过的很少，基本都用全连接的。

okhxyyo

huaiqiao 发表于 2015-8-1 18:39
您说的直接连接（叫做过孔全连接）和十字连接（过孔梅花连接）。这个的选则其实要看具体的情况了，不过十 ...

散热用啊。在AD使用中可能见到的比较少。因为比较习惯的都是在铺铜的时候设置的铺通规则。但是实际上其他网络弄散热焊盘花焊盘是很常见的一种做法的。要是用allegro画的话估计就会比较常碰到啦。

huaiqiao

我浅谈一点我自己的看法吧。

a. 首先这个案子其实是一个未完成的案子，这个我们得承认。我为什么这样说呢？其中这个文件夹里有个《需求说明的》txt文档。看了这个文档，这个显然是

    资深的工程师对作者的作品的审核的所提出的需要修改的要求。

b. 这个板子DRC还有错误。（所以是工程师还未完成）

和以前一样，谈谈这个板子的个人觉得它的一些优点和不足的看法。

这个板子的不足多于其优点。

优点：

1. 布局还算紧凑。

2. 走线的时候注意到了信号线和电源走线的线宽的问题。

3. 在有些信号的走线的时候，考虑用到了平滑的圆弧走线。



参考网址：http://www.eet-china.com/ART_880 ... f.HTM?from=ART_Next

4. 在板子的右上方使用一个丝印的标志。（垃圾桶上打叉号）



这个标志：电子产品中垃圾桶打叉表示的的意思是，不能放进垃圾桶的，要经过专业的回收才可以。因为电子产品中很多都采用了铅、镍、铬、银、汞等等一系列的重金属元素，如果扔进垃圾桶，一旦被填埋，重金属溶解流入水中就引来很大的环境污染，直接影响人的生活健康。

如果可以，有时候，我们在做的时候也可以考虑将这个标志加入。这样也算是提醒别人或是使用者环保吧。

缺点：

原理图部分缺点：

1. 原理图标号和value上为什么要添加类似“着重号”的这个东西呢。感觉好多余，添加它还浪费时间。



2. 原理图画的太乱了，如果是要把我们的整个工程画在一个原理图中，应该用我如下的处理。用这种红线（用哪种颜色看个人的喜好了）框起来，人工的将其

    分成各个模块，并添加TEXT注明模块的作用。（作者的原理图中没有这么做，如下是我标注了，举个例子）



3. 能看出来这个原理图的一些元件是作者自己画的，不能说错，但是不是很美观。而且同一个原理图sheet中没有必要用port这个功能吧。而且呢，有个地方

   作者没有注意到细节。如下我举两个例子





4. 没有看出作者对AGND和DGND的处理。

所以，从原理图上看，这个原理图还是存在很多让读者可以挑剔的毛病的。

PCB缺点：

1. SP1，RR1太靠近板框了吧。不怕在切板的时候被影响到吗？况且SP1的丝印都快超出板框了。



2. 老生常谈的问题，过孔没有盖油和丝印没有调整其大小和位置，还有有些过孔的位置打的明显的不是那么很合适。如下我举一个例子说明：

这样打过孔的确是有点丑吧。





3. 走线有些地方还是有问题。显然是作者不够细心吧。









4. 作者把这块板子的原点没有定在左下角，不知道作者怎么想的。



5. 作者的顶层的铺铜是DGND，第二层是铺的DGND的铜，在第三层也是铺DGND的铜，并没有电源分割，底层的铺铜是DGND。
作者脑子里不知道想的是什么。按理说第三层应该是PWR层才对哦。
而且在第三层还走线信号线。

《需求说明的》txt文档中也提出了该不足：



6. X1晶振布线的处理。正确的处理应该是走线先经过匹配电容。可是作者的处理明显不合适。





6. 差分对和差分线的设置。我们可以看到作者只设置了一对差分线。按理说，RFID且带STAT1接口的这种RF板子，有点趋近于高速板了。

    （SSRXP，SSRXN）和（SSTXP，SSTXN）和（DM，DP）这些都应该设置差分线的。

《需求说明的》txt文档中如下：（这个地方应该是包地处理一下）







7. ANT1是个天线接口，这个接口下面一般不要走线。而作者在丝印下走的差分线。（至于RF接口这个地方，具体要求我还没相关的资料）

   一般天线的仿真和计算好像都要用到HFSS这类的软件，我还没接触过这个。只是听过。



最后：想到还有个问题，需要各位看客注意下。就是面试中碰到的一个问题。（这个是我一个朋友给我分享的），所以大家平时留意下这方面的问题。

以免面试的时候被问到。（差分线usb2.0，usb3.0阻抗匹配和要求及误差）

朋友的分享如下：（USB差分线）

USB2.0阻抗要求90欧。usb3.0 2对SS线阻抗要求100欧姆。D+/D-（usb2.0）要求90欧，差分线误差长度按照1/500周期，所传输距离要求usb2.0不超过45mil；usb3.0不超过4.7mil。严格要求一点，usb2.0不超过30mil；usb3.0最好不超过3mil。

如下是阿莫论坛中搬过来的：网址：http://www.amobbs.com/forum.php?mod=viewthread&tid=5606027
阿莫论坛中相关内容如下：
写一点关于讲解的，两个线，第一个是USB的，USB3.0的要求比较严格，要求90欧姆阻抗匹配，并且误差百分之7，同时对于USB3.0的差分对长度差要求很严格，要求2.0的信号线D长度差50mil，而高速SS线的长度差要5mil。
因此长度匹配要好好的做。特别是SS线，5mil已经是很小的一个值了，要认真做。这里有5Gbps的波特率，要求很严格。
对于MIPI的线，要求100欧姆的阻抗匹配，误差7%，两个差分线长度差要求尽量20mil内，同时要求5对差分线的长度差不超过200mil，因此需要做等长处理。



所以，我搜集了一些资料。包括我们最近有个活动中（推荐你最喜欢的TI DSP资料或型号，赢精美好礼）下载到的。

希望大家带走它，不要让该死的面试官在面试环节把您卡在这个问题上面。

High-Speed Interface Layout Guidelines.pdf (811.65 KB, 下载次数: 70)

2015-8-1 22:02 上传

点击文件名下载附件

SATA高速差分信号设计规则.pdf (1.17 MB, 下载次数: 63)

2015-8-1 22:03 上传

点击文件名下载附件

USB 2.0 电路板设计及布线指南.pdf (280.37 KB, 下载次数: 55)

2015-8-1 22:03 上传

点击文件名下载附件

USB2.0走线要点.pdf (113.42 KB, 下载次数: 52)

2015-8-1 22:03 上传

点击文件名下载附件

USB3.0—2.0技术规范.pdf (4.72 MB, 下载次数: 75)

2015-8-1 22:05 上传

点击文件名下载附件

huaiqiao

okhxyyo 发表于 2015-8-1 20:16
散热用啊。在AD使用中可能见到的比较少。因为比较习惯的都是在铺铜的时候设置的铺通规则。但是实际上其他 ...

恩恩，这个确实是见到的比较少。不过我见过有人在AD中在pcb基本完成以后再打一些十字过孔将底层铜皮和底层铜皮牢固的连接起来。这样也可以哦。

hongaer24

顶一个，先下来学习学习

hongaer24

顶一个，先下来学习学习

fllfqj

学习下