本帖最后由 huaiqiao 于 2015-8-1 22:23 编辑
我浅谈一点我自己的看法吧。
a. 首先这个案子其实是一个未完成的案子，这个我们得承认。我为什么这样说呢？其中这个文件夹里有个《需求说明的》txt文档。看了这个文档，这个显然是
资深的工程师对作者的作品的审核的所提出的需要修改的要求。
b. 这个板子DRC还有错误。（所以是工程师还未完成）
和以前一样，谈谈这个板子的个人觉得它的一些优点和不足的看法。
这个板子的不足多于其优点。
优点：
1. 布局还算紧凑。
2. 走线的时候注意到了信号线和电源走线的线宽的问题。
3. 在有些信号的走线的时候，考虑用到了
平滑的圆弧走线。
参考网址：
http://www.eet-china.com/ART_880 ... f.HTM?from=ART_Next
4. 在板子的右上方使用一个丝印的标志。（垃圾桶上打叉号）
这个标志：电子产品中垃圾桶打叉表示的的意思是，不能放进垃圾桶的，要经过专业的回收才可以。因为电子产品中很多都采用了铅、镍、铬、银、汞等等一系列的重金属元素，如果扔进垃圾桶，一旦被填埋，重金属溶解流入水中就引来很大的环境污染，直接影响人的生活健康。
如果可以，有时候，我们在做的时候也可以考虑将这个标志加入。这样也算是提醒别人或是使用者环保吧。
缺点：
原理图部分缺点：
1. 原理图标号和value上为什么要添加类似“
着重号”的这个东西呢。感觉好多余，添加它还浪费时间。
2. 原理图画的
太乱了，如果是要把我们的整个工程画在一个原理图中，应该用我如下的处理。用这种红线（用哪种颜色看个人的喜好了）框起来，人工的将其
分成各个模块，并添加TEXT注明模块的作用。（作者的原理图中没有这么做，如下是我标注了，举个例子）
3. 能看出来这个原理图的一些元件是作者自己画的，不能说错，但是不是很美观。而且
同一个原理图sheet中没有必要用port这个功能吧。而且呢，有个地方
作者没有注意到细节。如下我举两个例子
4.
没有看出作者对AGND和DGND的处理。
所以，从原理图上看，这个原理图还是存在很多让读者可以挑剔的毛病的。
PCB缺点：
1. SP1，RR1
太靠近板框了吧。不怕在切板的时候被影响到吗？况且SP1的丝印都快超出板框了。
2. 老生常谈的问题，
过孔没有盖油和丝印没有调整其大小和位置，还有有些过孔的位置打的明显的不是那么很合适。如下我举一个例子说明：
这样打过孔的确是有点丑吧。
3. 走线有些地方还是有问题。显然是作者不够细心吧。
4. 作者把这块板子的
原点没有定在左下角，不知道作者怎么想的。
5. 作者的顶层的铺铜是DGND，第二层是铺的DGND的铜，
在第三层也是铺DGND的铜，并没有电源分割，底层的铺铜是DGND。
作者脑子里不知道想的是什么。按理说第三层应该是PWR层才对哦。
而且在第三层还走线信号线。
《需求说明的》txt文档中也提出了该不足：
6. X1晶振布线的处理。
正确的处理应该是走线先经过匹配电容。可是作者的处理明显不合适。
6. 差分对和差分线的设置。我们可以看到作者
只设置了一对差分线。按理说，RFID且带STAT1接口的这种RF板子，有点趋近于高速板了。
（SSRXP，SSRXN）和（SSTXP，SSTXN）和（DM，DP）这些
都应该设置差分线的。
《需求说明的》txt文档中如下：（这个地方应该是包地处理一下）
7. ANT1是个天线接口，这个
接口下面一般不要走线。而作者在丝印下走的差分线。（至于RF接口这个地方，具体要求我还没相关的资料）
一般天线的仿真和计算好像都要用到
HFSS这类的软件，我还没接触过这个。只是听过。
最后：想到还有个问题，需要各位看客注意下。就是
面试中碰到的一个问题。（这个是我一个朋友给我分享的），所以大家平时留意下这方面的问题。
以免面试的时候被问到。（差分线usb2.0，usb3.0阻抗匹配和要求及误差）
朋友的分享如下：（USB差分线）
USB2.0阻抗要求90欧。usb3.0 2对SS线阻抗要求100欧姆。D+/D-（usb2.0）要求90欧，差分线误差长度按照1/500周期，所传输距离要求usb2.0不超过45mil；usb3.0不超过4.7mil。严格要求一点，usb2.0不超过30mil；usb3.0最好不超过3mil。
如下是阿莫论坛中搬过来的：网址：
http://www.amobbs.com/forum.php?mod=viewthread&tid=5606027
阿莫论坛中相关内容如下：
写一点关于讲解的，两个线，第一个是USB的，USB3.0的要求比较严格，要求90欧姆阻抗匹配，并且误差百分之7，同时对于USB3.0的差分对长度差要求很严格，要求2.0的信号线D长度差50mil，而高速SS线的长度差要5mil。
因此长度匹配要好好的做。特别是SS线，5mil已经是很小的一个值了，要认真做。这里有5Gbps的波特率，要求很严格。
对于MIPI的线，要求100欧姆的阻抗匹配，误差7%，两个差分线长度差要求尽量20mil内，同时要求5对差分线的长度差不超过200mil，因此需要做等长处理。
所以，我搜集了一些资料。包括我们最近有个活动中（推荐你最喜欢的TI DSP资料或型号，赢精美好礼）下载到的。
希望大家带走它，不要让该死的面试官在面试环节把您卡在这个问题上面。
High-Speed Interface Layout Guidelines.pdf
(811.65 KB, 下载次数: 70)
SATA高速差分信号设计规则.pdf
(1.17 MB, 下载次数: 63)
USB 2.0 电路板设计及布线指南.pdf
(280.37 KB, 下载次数: 55)
USB2.0走线要点.pdf
(113.42 KB, 下载次数: 52)
USB3.0—2.0技术规范.pdf
(4.72 MB, 下载次数: 75)
提升卡
变色卡
千斤顶
1/8 
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
