一个结的精彩

安卓佳

一个结的精彩 [复制链接]

PN结的规则，
在元素周期表中，左P右N，
掺杂浓度愈高，正向电阻愈小，反向耐压愈低。

安卓佳

PN相遇就可成结，

结是空乏区，正偏时是套叠(中和)空乏，反偏时是背离(耗尽)空乏。

qwqwqw2088

等楼主下文

phantom7

前排占座等待

安卓佳

欧姆接触不能形成PN结，铝和N型硅可组成肖特基二极管，当中的接触当然不会是欧姆接触，
碳族(四价)是PN的分界，铝是三价的，属P类，锑与铋是五价，属N类，如果用锑配以P型硅，理论上也能造出肖特基结来，
如果用铝跟锑直接融合，理论上亦可以成结，不过，由于两者皆为金属，可能会像浓掺杂半导体那样，没有反向耐压，如果插入一层极薄的本征硅，又能否做出PIN的效果呢？

安卓佳

两层导体夹着一层绝缘体，这是电容器，
如果这个绝缘体能够交换载流子而且跟导体成结，那就可成为PIN的条件，
PIN架构可提高BJT的开关速度及耐压，新一代的LED也引入PIN架构以提高发光效率，
不过我怀疑，如果没有势壘，那层薄得够呛的本征硅究竟还有多少能耐去承受反向电压？

安卓佳

这是个PN结，你认为它像甚么？
UJT，jFET，BJT，或者就是个二极管，都像，又都不像。

tianshuihu

哇，还有这么多说法呢

吴下阿蒙

先把耳朵洗干净，再搬个凳子占个位。

安卓佳

结构近似，但成份及用法不同，
UJT的结区极短，甚至只是一个点，P区浓度高，N区浓度低，
jFET是耗尽型元件，结区比UJT长得多，足以成为沟道，PN区浓度相近，通态电阻比UJT小，
合金结三极管实际上是锗管，不是肖特基模式，那两颗铟珠是为给N型锗改性成P而设(其实这样用铟蛮浪费的)。

安卓佳

UJT是负阻器件，跟隧道二极管一样，也是个PN结，都是正向运用，
跟隧道二极管不同，UJT的结不对称，大小与浓度皆悬殊，而伏安特性却与普通二极管无异，既没特别，负阻何来？
UJT也算是个有源器件，但与众不同之处，是它的功率通道不在电源主干道上，另一点就是待机状态为高阻态，基区掺杂浓度低，阻力较大，就是这个『电阻』给UJT提供了门槛值，
关键之处在于下基区，PN结正向导通，过境的载流子走了一段路才被复合，结区及其附近会受到电导调制，阻力减小，如果下基区的长度不比这段路程大太多，其表现就会像个压敏开关，此乃UJT负阻之因，至于上基区则依然像个电阻，没甚变化。

安卓佳

想控制电流，原来不一定要穿越结面，让电流在结区旁边擦过也行，
其实，在晶体三极管中，跟真空管最像的就是jFET，论结构，它比真空管更简单，就那么一个PN结而矣，
与隧道二极管及UJT不同，jFET的那个结跟普通的二极管相差无几，操控方式却大异，跟真空管一样是反偏的，以空乏层把电流夹断，既然要利用的是结的边区，沟道当然不能太宽，否则就鞭长莫及，夹不断了，
既然jFET本来就像个普通的二极管，那自然可以当成二极管来用，二极管的一切正反向用法皆可照做如仪(把源漏两脚并合最好)；共射部份的功耗是cascode拓扑的硬伤，以jFET为共基管，栅极可真正接地，共射部份永远的ZVS，而且，栅极接地，漏极在电源热端，这就正好充当共射管的逆导通道，一物多用。

安卓佳

PN结正偏，载流子过境后最终会复合，由结面至复合线的路程，就是扩散长度，BJT电要赶在载流子复合之前抢到集电极去，集电结就必须在此范围内。

安卓佳

现在的半导体元件，动辄就加外延层，于三极元件已是稀松平常，在大强功率二极管领域也与日俱增，我可纳闷，外延层跟主体的接续，究竟应该是壁垒分明还是渐变过渡的呢？

安卓佳

外延层的掺杂浓度通常比主体材料为高，如果把主体材料的掺杂浓度减退至痕量水平，那就迹近于PIN架构了，
本征半导体薄至某程度，就能让载流子注入且通行无阻，由于没有异性载流子可供复合，载流子可以全身而过，直至进入对方领土才被俘虏，
PIN二极管就是这么回事，而那个I层其实并非真本征而是痕量掺杂，掺杂虽微不足道，成结无望，但导电能力却有可观的改善；普通PN结的分界可认为是零厚度，而PIN管的本征层厚度再薄也不会是零，纤薄的本征层本身耐压极其有限，但反偏时，势垒充满整个本征层及两边结面，就像轮胎鼓足了气，能承受的电压比同规格的普通二极管更高。

安卓佳

安卓佳 发表于 2015-7-13 09:26
两层导体夹着一层绝缘体，这是电容器，
如果这个绝缘体能够交换载流子而且跟导体成结，那就可成为PIN的条 ...

在BJT中，引入PIN架构的是集电结，这个以本征层为中心的电容，比同等面积的普通PN结的小得多，这也是因势垒厚度的差异，
这个电容小，总合的量值自然也就小，关键在于，这个结的电容承载的是高电压，电容所起的作用是很显著的，结电容愈小，功率流就截断得愈干脆，这就是PIN架构能够提高开关速度的原因吧。

安卓佳

以我理解，外延层应该跟PN结空乏区有一定的距离，而且应该是壁垒分明(或允许轻度的渐变)才对头的吧，否则就会成了另一种事物(变结)，
层内的掺杂分布对结的属性当然会有所影响，PN结会有三种，缓变，突变，超突变，变结的掺杂分布跟外延相反，内浓外稀，
突变其实只是比缓变的快得多，但并非突然，超突变的特性线是曲线或折线，其变化是加速度的或骤然增减，这才是真个突变吧？
对反向特性的影响，显露于二极管中，而对正向特性的影响，则在三极管中浮现；不过，无论是哪种结，在整个伏安特性中的那三段直线依然是直的。

安卓佳

跟肖特基架构不同，PN结的流通载子，不管正向电流或反向泄漏，都是少子，多子只起电性平衡的作用，
载流子本身，其实是「万寿无疆」的，只有「死于非命」(因复合而湮没)，漂进没有异性的地带，就可得永生，
漂移是PN结反偏时的事，跟扩散不同，漂移的行程是没限制的，有源器件中的大规模漂移的制约因素，终究还是那个散长度！
另一种复合是发生于势垒区内的，由复合中心导致，是一种有害复合，对LED的电光转换效率及BJT的β值很有不良影响，在反偏时，复合中心会「分裂」出电子空穴对来，成为PN结反向漏电中的主要成份。

安卓佳

　　耐压跟浓度呈负相关，这是半导体的自然法则，除了材料，二极管成品的耐压到底取决于甚么，难道只是掺杂的程度决定一切？！
　　除了耐压，还有击穿的模式因掺杂程度而异， PN结的击穿有雪崩与齐纳两种，若给电流设限，都可完美复位， 当掺杂浓度处于某水平时，雪崩跟齐纳两者并存，这时的耐压是6V，由于两种模式的温度系数相反，双模并举，温变抵消，这就使得6V稳压管的温敏性最小，
　　因载流子渡越芯片是需要时间的，电流变化滞后于电压变化的情况是实际存在的，频率愈高，这个时延现像就愈发显著，在某一频率，电流的相位跟电压成为完全的反相关系（负阻），就可造成高频震荡，此效应据说在微波领域的弱功率发生电路常会用到，
　　击穿的发生都需要强电场的支持，掺杂浓度低，齐纳击穿的条件未能满足，掺杂浓度高则耐压低， 雪崩击穿难以启动，但电荷密度大则能够建立出足以把电子从共价键束缚中直接扯脱所需的强电场来，不过，掺杂再浓重，也总不至于像隧道二极管(反向耐压全失)那般程度。

安卓佳

单结晶体管和隧道二极管有四个共通之处，
除一个PN结外甚么都没有，都是以正偏运作，採用的都是窄禁带半导体材料(为佳)，
它们都是负阻元件，单结管是『S』形，隧道二极管是『N』形，N形S形，指的是伏安特性曲线，
正向时，把它们当作普通的二极管来用是可以的，但反向时，隧道二极管根本做不了稳压管，单结管理论上也可稳压但不太胜任。