3226|5

186

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

时序约束出现问题 [复制链接]

我没有办法对时钟进行约束,出现的是这样的,我把它自动生成的注释掉还是不行,Ignored create_clock: Incorrect assignment for clock.  Source node: SYSCLK already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated.跪求解决方法
此帖出自FPGA/CPLD论坛

最新回复

SDC语句加指令 -add,防止抹掉之前的Clock Assignment。   详情 回复 发表于 2019-8-5 13:06
点赞 关注
 

回复
举报

367

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
意思是节点SYSCLK你已经约束过,你再给它创建一个时钟,所以提示这个信息
此帖出自FPGA/CPLD论坛

点评

但是我把之前的注释掉,创建还是有呢  详情 回复 发表于 2014-8-4 15:17
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
coyoo 发表于 2014-7-30 15:28
意思是节点SYSCLK你已经约束过,你再给它创建一个时钟,所以提示这个信息

但是我把之前的注释掉,创建还是有呢
此帖出自FPGA/CPLD论坛

点评

那我就爱莫能助了,不明觉怪  详情 回复 发表于 2014-8-5 10:22
 
 
 

回复

367

帖子

0

TA的资源

一粒金砂(高级)

4
 
3008202060 发表于 2014-8-4 15:17
但是我把之前的注释掉,创建还是有呢

那我就爱莫能助了,不明觉怪
此帖出自FPGA/CPLD论坛

点评

恩~多谢  详情 回复 发表于 2014-8-5 15:52
 
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

5
 
coyoo 发表于 2014-8-5 10:22
那我就爱莫能助了,不明觉怪

恩~多谢
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(初级)

6
 

SDC语句加指令 -add,防止抹掉之前的Clock Assignment。

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表