关于烧芯片的问题

3008202060

关于烧芯片的问题 [复制链接]

刚做的电路板，频频出现烧芯片的问题，一开始工作都是正常的，用着用着就烧了，一开始我以为是我用手摸电路板，手上的静电烧的，但是今天我就在用JTAG给FPGA烧程序，都没有碰电路板就烧了，请给位大神给点建议，可能是啥原因？

dontium

烧芯片的问题可能很多的。

1、供电问题，这点要仔细检查电源的输出情况，如，电压、波纹、瞬态响应等。
2、芯片问题，芯片质量差等。
3、电路问题，如芯片所带的负载过重，芯片外围电路中有元件质量或者参数不正确。

youluo

可能某个地方电流过大。时间久了就有问题。自己检查检查被。

chunyang

检查系统供电以及系统地电位，如果供电电压过高（注意包括瞬态尖峰，这个无法用万用表测得，必须用合适的示波器）自然会烧毁芯片。系统中存在带有Y电容的开关电源时（这种开关电源包括PC电源），系统地必须可靠的接入大地，否则会有超过100V的交流感生电压，这个电压如果通过电路泄放足以摧毁CMOS工艺的芯片。

chunyang

当然，除前述之外，因看不到你的具体电路，不能排除电路设计错误导致的烧芯片问题。

3008202060

chunyang 发表于 2014-6-17 21:45
当然，除前述之外，因看不到你的具体电路，不能排除电路设计错误导致的烧芯片问题。

如果我电路一开始运行啥的都没问题，单片机和FPGA测试程序（就是让led灯亮灭的程序）都正常，是不是能说明我原理上是对的呢

3008202060

dontium 发表于 2014-6-17 16:44
烧芯片的问题可能很多的。

1、供电问题，这点要仔细检查电源的输出情况，如，电压、波纹、瞬态响应等。
...

如果是我在给FPGA烧程序的过程中把FPGA给烧了，可能是啥原因呢？ 谢谢啦 我现在的现象时一上电FPGA就特别热，应该是烧了吧

3008202060

chunyang 发表于 2014-6-17 21:45
当然，除前述之外，因看不到你的具体电路，不能排除电路设计错误导致的烧芯片问题。

我也在也不太敢上电了，一上电FPGA就特别热，但是我昨天测了一下输出的电压，我发现烧了以后我电源模块输出变小了，本来是3.3V输出，现在就不到3v了

chunyang

3008202060 发表于 2014-6-18 10:13
如果我电路一开始运行啥的都没问题，单片机和FPGA测试程序（就是让led灯亮灭的程序）都正常，是不是能说 ...

这个可不好说，如果芯片的IO支持强电流输出，外设有问题或IO电平冲突时就会产生过大的电流损坏芯片，这种情况往往是在程序运行之后才会发生。

chunyang

3008202060 发表于 2014-6-18 10:14
如果是我在给FPGA烧程序的过程中把FPGA给烧了，可能是啥原因呢？ 谢谢啦 我现在的现象时一上电FPGA就特别 ...

就是我前面说过的问题。

chunyang

3008202060 发表于 2014-6-18 10:16
我也在也不太敢上电了，一上电FPGA就特别热，但是我昨天测了一下输出的电压，我发现烧了以后我电源模块输 ...

芯片很可能已经报销了。

philips_lu

很明显，你的这个现象是短路问题！
一般芯片不会这么容易报废，仔细检查一下芯片的引脚和地是否短路，可以把所有闲置引脚功能设置为三台弱上拉输入模式，再试一下，另外可以再测试的时候给FPGA加上散热片，以免还没找到问题芯片就已经过热了……

3008202060

chunyang 发表于 2014-6-18 16:30
芯片很可能已经报销了。

恩 好的 谢谢啊

3008202060

philips_lu 发表于 2014-6-19 00:41
很明显，你的这个现象是短路问题！
一般芯片不会这么容易报废，仔细检查一下芯片的引脚和地是否短路，可以 ...

但是短路的话，电路一开始肯定没有短路啊，为啥之后就短路了呢，烧程序也可能导致短路吗

jzffzj

有可能芯片因闩锁烧坏的。

3008202060

jzffzj 发表于 2014-6-19 11:26
有可能芯片因闩锁烧坏的。

额 都没有听过这个，那是啥导致闩锁的呢

chunyang

3008202060 发表于 2014-6-19 11:56
额 都没有听过这个，那是啥导致闩锁的呢

所谓“闩锁”即“闩扣效应”，关于闩扣效应，我曾在十年前写过一个帖子，现在把它找出来贴在下面：

    故事要从CMOS电路说起。CMOS是Complementary Metal Oxide Semiconductor互补金属氧化物半导体的简称，是当今主流IC制造工艺。因为采用掺杂制造工艺的原因，CMOS电路中必然存在一种PNPN的4层结构，这种结构恰好与可控硅的4层结构类似，故同样具有可控硅的传输特性，所以称之为“寄生可控硅”。
    在正常情况下，这些PN结都是反偏的，电流只能受控向确定的设计方向流动，反向则处于高阻态。在特殊情况下诸如：输出端有较大电压过冲、输入端存在过高ESD电压以及器件通电前有低内阻信号加在输入端上等，换句话说，耦合至器件IO的ESD、浪涌电压或噪声尖峰所产生的任何过高的电压瞬变，都有可能使带电粒子越过PN结势垒，从而触发这个寄生可控硅——这是一种物理上的单粒子效应，或者因加在寄生可控硅两端过高的电压瞬变dv/dt值也会导致寄生可控硅的触发（这也是触发可控硅导通的一种方法）。而触发一旦发生，会导致一个再生过程而引起电荷注入，从而使寄生可控硅的导通维持下去，其较低的内阻会导致很大的内部短路电流，轻则锁死电路使器件无法工作，重则摧毁器件甚至供电回路等，这种现象就是所谓的“闩扣效应”。
    闩扣效应一旦发生，撤除的办法只能是降低寄生可控硅的导通电流使其脱离自维持导通状态如采取断电等措施，对系统的影响可谓重大。所以，良好的电路设计包括采取有效的ESD抑制手段等是电路可靠性保障中的重要一环。

3008202060

chunyang 发表于 2014-6-20 17:25
所谓“闩锁”即“闩扣效应”，关于闩扣效应，我曾在十年前写过一个帖子，现在把它找出来贴在下面：

   ...

谢谢啊 楼主好人啊

chunyang

3008202060 发表于 2014-6-20 19:10
谢谢啊 楼主好人啊

呵呵，楼主是你自己啊，论坛里首帖的发帖者叫“楼主”。

3008202060

chunyang 发表于 2014-6-20 21:09
呵呵，楼主是你自己啊，论坛里首帖的发帖者叫“楼主”。

sorry..是版主