登录注册
论坛
一粒金砂(初级)
1
0
在用verilog语言编写源代码时出现错误提示 should be of type reg, genvar,可是检查了代码,发现所提示的那个变量已经配置为reg类型了。
不知出现这种错误提示的原因是什么。请路过的高手赐教!不胜感激!
扫一扫,分享给好友
五彩晶圆(高级)
6892
should be of type reg, genvar
看看这个genvar是不是有重复的地方!
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »