reg[15:0]data_mem [3200-1:0]读表资源不够

maifeilaoshi

网页看不清可以看我的文档

Altera官网的工程师：

     你们好，我在用FPGA设计DFT的仿真时碰到quartus 编译资源不够的问题，想问问你们怎么解决这个问题。我的仿真软件是modelsim6.5SE,quartus版本是quartus13.1SP4,问题具体如下：

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image002.jpg

1.   首先给出modelsim  仿真的结果图，

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image004.jpg

2.   Quartus编译结果

2.1        移植到quartus下进行编译，说明资源不够

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image006.jpg

参照官方文档，网址

https://www.intel.com/content/www/us/en/programmable/quartushelp/13.1/mergedProjects/hdl/vlog/vlog_file_dir_ram.htm

将(*ramstyle ="M-RAM"*) reg[15:0]data_mem [3200:0];将这个映射到RAM上，但编译结果还是这样的，

2.2屏蔽掉下图这个模块中的程序，

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image008.jpg

编译立马减少到

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image010.jpg

进入到SINCOS模块中，屏蔽掉

//(*ramstyle = "M-RAM"*)reg[15:0]data_mem [3200:0];

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image012.jpg

编译结果

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image014.jpg

定义不消耗资源。

写进去也不占用什么资源，同上的逻辑

但涉及到读表操作时，就会有这些问题，就会资源不够的问题

3  实验这几种写法编译得到的结果

(* ramstyle = "M512" *)reg[15:0]data_mem [`DFT_POINT-1:0];得到的结果，估计也不会太好，

(* ramstyle = "M9K" *)reg[15:0]data_mem [3200-1:0];编译结果不好，

请教问题的核心，是怎么解决这个读取问题，降低读取资源，时间越快越好。

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image016.jpg

时间我统计了一下，这么计算80点的乘法加法运算，需要100M时钟100clk（1us）就可以实现，我程序中是算5个模块都编译不过去，我想算（50个模块*3相=150）模块逻辑，时间在15us 以内。怎么建立这个需求。

怎么读表省资源

file:///C:/Users/MAIFEI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image018.jpg

coyoo

资源不够，两个办法：1、减少存储器深度；2、换大一点器件试试

constant

看了文档，片上的ram资源并没有怎么使用，都是使用的逻辑资源和寄存器来实现的；暂时就少读一点，减少读的深度

maifeilaoshi

coyoo 发表于 2018-8-17 09:08
资源不够，两个办法：1、减少存储器深度；2、换大一点器件试试

目前设计深度不能改，改了精度不够，器件硬件电路定死了，暂时不能改

maifeilaoshi

constant 发表于 2018-8-17 13:29
看了文档，片上的ram资源并没有怎么使用，都是使用的逻辑资源和寄存器来实现的；暂时就少读一点，减少读的 ...

存储器只能有两个读端口，我的需求是同一个点表里面每次同时读出50组80点不同的数据，我也试过RAM这种的，不能同时读出这么多