此帖出自ARM技术论坛
最新回复
这种接法没见过哈,只用过K4X5113PC,也是64M的DDR,它的工作流程是这样的(以S36410为例):一个32位的地址被S3C6410内存控制器解析为:2-11位为列,12-24位为行,25-26为bank号,27:0,28-31:编址。正常接法应该是LADRR25,26接BANK,表示选哪个BANK,但是你这边又可以接LADRR24,我猜是24,26接只能选2个BANK,就是只能用32M,两个片子加起来是64M,而25,26是正常接法可以选4个BANK,两个加起来就是128M。你看看芯片的电路图,是不是24被一直拉高或者拉低了。但搞不明白为什么会有这么蛋疼的设置,放着128M不用,用64M。 .
[ 本帖最后由 0354030w 于 2011-12-25 00:08 编辑 ]
详情
回复
发表于 2011-12-24 23:55
| ||
|
||
此帖出自ARM技术论坛
| ||
|
||
EEWorld Datasheet 技术支持