你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！

EEWORLD社区

你问我答，【夏宇闻老师专栏】与你一起探讨FPGA设计！ [复制链接]

 

 

夏宇闻老师——毕业于清华大学，北京航空航天大学教授，国内最早从事复杂数字逻辑和嵌入式系统设计的专家，与国际设计界有密切的技术联系。国内最早推广VERILOG设计方法，曾获得包括国家发明二等奖在内的多项国家级奖励，是业界公认的FPGA培训大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《 Verilog 数字系统设计教程》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等，为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责，离休后仍贡献余热，担任北京至芯FPGA培训中心顾问。

 

为助力坛子里的朋友学习、研究FPGA，至芯特邀夏老师在EEWORLD开设专栏，与大家探讨FPGA学习中的各种问题。

 

大家在FPGA设计学习中遇到任何问题，欢迎一起探讨！

 

 

-------------------------------------------------------------------------------

 

北京至芯开源科技有限公司（http://www.zxopen.com ）——是一家专注于中国高新技术培训和传播的高科技服务机构，致力于FPGA，DSP，低功耗等电子类前沿技术的设计研究，应用和推广。公司拥有一支以夏宇闻教授为核心的在FPGA相关领域有着丰富开发经验和管理经验的专家团队，拥有诸多在xilinx，Altera，清华，北大，中科院等知名机构任职的专家顾问团队，服务于包括世界500强在内的知名公司及国内各大军工集团所属研究所、高等院校。

 

至芯FPGA创新中心作为公司旗下的培训专有品牌旨在成为国内最受欢迎的FPGA培训中心，为企业和个人提供全方位的技术服务，助力中国电子产业快速发展。

至芯FPGA研发中心公司旗下的研发专有品牌旨在服务于国内各大军工集团所属研究所、高等院校、企业，通过项目合作和开发，缩短产品上市周期。

至芯FPGA开发板中心公司旗下的开发板销售平台旨在为国内高校提供质量稳定，价格合理的开发板和各种实验箱。

至芯FPGA论坛是公司倾情打造的国内最专业的FPGA交流平台，力求使所有的FPGA问题和难点在该平台能得到有效解决。

夏宇闻

许多年轻人愿意学习FPGA设计，令我十分欣慰。但是学习FPGA设计很辛苦，需要费不少时间和精力才能学会Verilog和EDA仿真和综合工具。从只有基础知识开始，循序渐进，才能学会。一般情况下，3个月到半年的时间做练习是必须的，而且需要有整段的时间，一边看书，一边观察波形的变化，开动脑筋，才能理解语法和电路行为与结构之间的关系。

夏宇闻

原帖由 xiaoxin1 于 2010-12-22 16:17 发表 请教用FPGA实现数字信号处理的设计思想，怎么入手做，万分感谢：）

 

DSP系统通常要求实时数据流接口与高速计算响应。由于FPGA的特点，它可以比较容易地构造合适的逻辑，以实现与多种硬器件和复杂接口协议的连接，还可以构造并行流水线计算逻辑，以实现每个时钟进行多次计算操作，用有限的计算逻辑单元达到特定高速迭代计算的目的。至于如何着手，首先应理解任何算法可以化简为二进制的加、乘、移位、比较、截断等数字操作，例如卷积、IIR、FIR、DFFT等。然后学习如何用Verilog语言编写RTL代码；如何通过综合工具实现电路结构；如何编写测试代码通过仿真，验证电路结构是否能正确无误地处理由A/D转换器产生，并通过接口输入的高速数据流。为了达到以上要求，除了DSP的数学知识外，还需要掌握计算方法，即如何把纯粹的高等数学问题，转化为简单的加、乘、移位、比较、截断等数字操作，了解计算误差是否收敛和计算精度。所以这是一门跨越多个知识领域的复杂工作，必须有多个行业的专家协同工作才能做出真正有用的设计。

夏宇闻

原帖由 eeleader 于 2010-11-29 13:35 发表 请教夏老师，FPGA 程序在电路板正常运行时，按动外部一个触发按钮，结构所有的时序电路都停止翻转了，请问，这可能是啥原因？

 

可能状态机由于按钮的抖动进入了没有定义的死锁状态。为了防止综合后产生一旦进入没有定义的死锁状态，需要在综合时用综合指令标记，以便于综合器产生必要的逻辑来处理这个问题。关于综合指令，您可以用Synthesis attributes关键字在综合工具的帮助上查找。

PuesueDream

https://bbs.eeworld.com.cn/forum ... typeid%26typeid%3D4
老师看一下这个连接的问题吧，我实在是想不到问题出在哪！！！万分感谢

loganhe

YAYAangel7 发表于 2014-7-15 16:01
老师，你好，我是一个FPGA初学者，用的是xilinx板，我想问您在做AD的时候，除了需要等效采样，显示输出之外 ...

您好, 代老师作答一下,只能分享一下思路. 做AD的演示或功能实现 ,建议至少需要加上一个主控模块，其具体取决于您的需求。
简单的系统可以为:
主控模块(决定何时采样,采样频率, 加上一些控制寄存器等等), 采样模块(与ADC接口),显示输出.
主控模块的实现有很多种, 主要取决你的需求.
作为人机接口部分, 可以写入控制寄存器(如采样频率,显示速率);  控制采样模块获得数据， 在按照想要的方式显示出来。
复杂些的系统：
如果你想功能更强大一些，可以数据中加入数字信号处理模块（DSP），如滤波，均衡等；接口方面可以添加I2C或SPI，可以外界（如MCU）来控制。
这样就更灵活，但也更为复杂。

夏宇闻

原帖由 Flotant_wings 于 2011-2-16 11:12 发表 大家好，我是个新手。我这几天在写含消抖的矩阵键盘的代码。键盘扫描时间和消抖延时把握不好！恳求赐教~~~~

 

键盘消除抖动的程序对于初学者有一些难度。首先要编写好测试程序，模拟键盘的按下与抖动产生的信号，假设时间超过n毫秒的被认为已经按下，小于n毫秒的脉冲被认为是抖动。按键信号与时钟信号是异步的，所以还有异步输入信号的同步转换问题。许多设计教材上的小键盘程序只是原理性的，不能实用，因为容易出现错误输入。可靠的实用扫描键盘的Verilog代码需要仔细考虑，并且必须用类似真实情况的测试信号进行较长时间的认真测试，没有任何问题，设计才能算完成。

夏宇闻

原帖由 红雁南翔 于 2010-12-21 13:02 发表 夏老师，看到您的回复后，突然想起教我模电的那个恩师，一个年过六旬还陪学生在实验室里直到凌晨的老教授，一个曾因我用万用表测电阻姿势不对而训斥我的教授。。。呵呵，还记得他教导我在读电路时，一定要做到3步，1 ...

 

我只是尽一个教师的本分，因为喜欢与热爱科学技术的年轻人一起学习，而选择了目前的行业。

希望今后大学里组织部门选拔博士生和老师时注意他们的兴趣。如果善于钻营、头脑灵活、喜欢钱财、性格豪放的应该动员他们学习政治、经济和媒体，争取做（富豪+官）苗子，而选拔做教师、工程师和科学家的苗子一定要选头脑清晰、刨根问底，一根筋、不怕吃苦、有点傻劲的学生。

夏宇闻

原帖由 jxb01033016 于 2010-11-29 14:48 发表 夏老师好： 　　偶是你的忠实粉丝．　　期待你的出现已经很久很久了！　　　　你写的＜ＶＥＲＩＬＯＧ＞太棒了，　　可惜我学了以后，找不到相关的工作，　　能传授下经验吗？　　现在被迫转行了，５ ...

 

学习要坚持，譬如学游泳，如果洗几次盆汤澡，就说自己会游泳了，要去大江里游泳救人，或者到海滩做救生员是否有一些奇怪？

soso

原帖由 chinatiger11 于 2010-11-29 14:57 发表 怎么样提问呢？是在这里直接问么？

恩 直接提问就好

eeleader-mcu

顶！！！！！！！！！！！！！！！

jjkwz

我可以保留这个位置么，一会儿总结一下问题然后过来填上

eeleader

请教夏老师，FPGA 程序在电路板正常运行时，按动外部一个触发按钮，结构所有的时序电路都停止翻转了，请问，这可能是啥原因？

青叶漂零

砖家好

ljt8015

好专栏！~

jxb01033016

夏老师好：

　　偶是你的忠实粉丝．
　　期待你的出现已经很久很久了！
　　
　　你写的＜ＶＥＲＩＬＯＧ＞太棒了，
　　可惜我学了以后，找不到相关的工作，
　　能传授下经验吗？
　　现在被迫转行了，５５５～～～～

　　　

jxb01033016

夏老师，要不要徒弟啊？偶给你去北京打杂！

chinatiger11

怎么样提问呢？是在这里直接问么？

80后

夏老师好！久仰大名，感谢你给我们开辟了一个好的发挥智慧的环境！

枫桥

呵呵  很好啊 又可以多学好多东西了。。

fsyicheng

反正来了，留个脚印。顶一下。

chenzhufly

强贴留名

450678797

这个好，支持一下，先来问个好

wanghongyang

等待大家提问题，等待老师的回答，等呆学习FPGA!~

wulei19880906

这个好啊

jxb01033016

我又来了，恭恭敬敬等待夏老师给我们讲课哈！！！