modelsim 没有输出

林海音

modelsim 没有输出 [复制链接]

module serial(clk,a,q);
input clk;
output a,q;

reg a,q;

always @(posedge clk)
begin
a=~q;
q=~q;
end
endmodule

各位大侠帮忙看一下 我的程序是上面的
在命令行中输入 add wave -hex * 之后 波形文件中只有clk ，没有
a，和q
怎么回事啊 知道的麻烦告诉一下哦

xiaoxin1

是没有a q 还是 a q 没有波形变化？

yinhailin

没有 a q啊 ，

yinhailin

可能是我没说具体哦  下面这个程序
`timescale  1ns/100ps
`define   cycle  50
module    clk_t;
reg       clk,reset;
wire       clk_out;
always   # `cycle  clk=~clk;
initial
   begin
     clk=0;
     reset=1;
#100   reset=0;
#100   reset=1;
#10000   $stop;
   end
half_clk  half_clk(.reset(reset),
    .clk_in(clk),.clk_out(clk_out));   
endmodule
这个程序   如果加上initial $monitor($time,,"%b %b %b",reset,clk,clk_out)
的话 ，再run  在命令行那会出现正确的结果 ；
但是没有加那句话  在命令行输入 add wave -hex * 后，
出现 no objects founding maching "*" ，
直接  run  wave 里面也没有任何信号出现 。怎么弄啊 ，