5501|18

15

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

modelsim 调用verilog IP核 没有结果 [复制链接]

各位大神 大家好 我现在刚学习Veriolg 遇到一个问题   我的程序如下

module work6(clk,add_sub,a,b,result);

input clk;
input add_sub;
input[7:0] a;
input[7:0] b;
//input[7:0] a;
//input[7:0] b;
output[7:0] result;
wire[7:0] result;

//always @(posedge clk)                                               
//  begin
//    result<=a+b;
//  end


add_sub add_sub_ceshi(
        .add_sub(add_sub),
        .clock(clk),
        .dataa(a),
        .datab(b),
        .result(result));

endmodule

我主要的目的调用验证加法器 lpm_add_sub加法器的IP核 ,IP核的调用使用Quartus里面的 Tools---MegaWizard Plug In Manage 中生成的,我现在的问题是我在Quartus里面编译没错,在Modelsim里面编译也没错,但是我在测试的时候,result一直没有结果 这是为什么?谢谢各位大神。楼主的赐教不胜感激!













1.png (112.73 KB, 下载次数: 0)


2.png (38.52 KB, 下载次数: 0)


3.png (60.68 KB, 下载次数: 0)




此帖出自FPGA/CPLD论坛

最新回复

楼主,问题怎么解决的啊,我也是这个问题,跪求解答啊   详情 回复 发表于 2017-11-4 15:24
点赞 关注
 

回复
举报

1173

帖子

3

TA的资源

五彩晶圆(初级)

沙发
 
你的testbench如何生成的
此帖出自FPGA/CPLD论坛
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

板凳
 
ou513 发表于 2015-6-13 18:50
你的testbench如何生成的

自动生成的 就用quartus start testbench 生成的
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

4
 
ou513 发表于 2015-6-13 18:50
你的testbench如何生成的

自动生成的 就用quartus start testbench 生成的
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

5
 
P10814076 发表于 2015-6-15 15:56
自动生成的 就用quartus start testbench 生成的

大神 帮帮忙啊 谢谢 能给个联系方式吗 我的qq644737323
此帖出自FPGA/CPLD论坛
 
 
 

回复

1173

帖子

3

TA的资源

五彩晶圆(初级)

6
 
把工程发上来,看看一下
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

7
 
ou513 发表于 2015-6-16 09:21
把工程发上来,看看一下

谢谢
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

8
 
ou513 发表于 2015-6-16 09:21
把工程发上来,看看一下

大神 能给个联系方式吗 ~
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

9
 
ou513 发表于 2015-6-16 09:21
把工程发上来,看看一下

大神 能给个联系方式吗
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

10
 
ou513 发表于 2015-6-16 09:21
把工程发上来,看看一下

由于太多 我就发了.v 和.vt文件  希望大神赐教 坐等

工程.rar

975 Bytes, 下载次数: 2

工程

此帖出自FPGA/CPLD论坛
 
 
 

回复

1173

帖子

3

TA的资源

五彩晶圆(初级)

11
 
我不知道你的IP设置成什么样,你用一下quartus文档管理功能,归档后的问题件很小的。步骤如下:
1、选择project菜单下的 “Archive project”功能选项。
2、在弹出的对话框中单击“archive”。
3、归档文件为:工程文件名.QAR。把这个发上来
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

12
 
ou513 发表于 2015-6-16 11:49
我不知道你的IP设置成什么样,你用一下quartus文档管理功能,归档后的问题件很小的。步骤如下:
1、选择pr ...

大神 你好 我用的是quartus 中的tools 自动生成的 具体设置的步骤如下 :

1.png (54.53 KB, 下载次数: 0)

1.png

2.png (43.65 KB, 下载次数: 0)

2.png

3.png (67.37 KB, 下载次数: 0)

3.png

4.png (61.79 KB, 下载次数: 0)

4.png

5.png (61.84 KB, 下载次数: 0)

5.png

6.png (48.05 KB, 下载次数: 0)

6.png

7.png (58.06 KB, 下载次数: 0)

7.png

8.png (76.56 KB, 下载次数: 0)

8.png

9.png (95.54 KB, 下载次数: 0)

9.png
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

13
 
我调用的是LPM_ADD_SUB
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

14
 
ou513 发表于 2015-6-16 11:49
我不知道你的IP设置成什么样,你用一下quartus文档管理功能,归档后的问题件很小的。步骤如下:
1、选择pr ...

我调用的是LPM_ADD_SUB
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

15
 
ou513 发表于 2015-6-16 11:49
我不知道你的IP设置成什么样,你用一下quartus文档管理功能,归档后的问题件很小的。步骤如下:
1、选择pr ...

这是我的工程~~~请大神赐教

work_my.rar

3.53 MB, 下载次数: 4

此帖出自FPGA/CPLD论坛
 
 
 

回复

1173

帖子

3

TA的资源

五彩晶圆(初级)

16
 
我安装的是quartus15.0,好像有点问题,现在仿真不了,我先看一下我的问题来
此帖出自FPGA/CPLD论坛
 
 
 

回复

15

帖子

0

TA的资源

一粒金砂(初级)

17
 
ou513 发表于 2015-6-19 16:23
我安装的是quartus15.0,好像有点问题,现在仿真不了,我先看一下我的问题来

问题 已经解决 谢谢大神
此帖出自FPGA/CPLD论坛
 
 
 

回复

105

帖子

0

TA的资源

一粒金砂(中级)

18
 
这个贴子好
此帖出自FPGA/CPLD论坛
 
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

19
 
楼主,问题怎么解决的啊,我也是这个问题,跪求解答啊
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表