DS1230Y DS1230AB 电源IC的具体分析

ROY520

DS1230Y DS1230AB 电源IC的具体分析 [复制链接]

DS1230Y DS1230AB 原装正品现货！

DS1230Y DS1230AB 描述
该ds1230 256 K的非易失性SRAM的是262144位，完全静态的，非挥发性SRAM的有组织的作为
32768字，由8位。每个NV公司的SRAM有一个自我包含的锂能源的来源及控制电路
它不断地监控vcc为一个彻头彻尾的耐受性条件。当这种情况发生，
锂能源的来源是自动切换，并写保护是无条件地使
防止数据损坏。提拉包ds1230的器件可用于在的地方，现有的32K的× 8静态
公羊直接顺应民意bytewide 28引脚DIP标准。倾角器件还匹配
引脚的28256 eeproms ，可直接替代，而提高性能。 ds1230设备
在低调模组封装专为表面贴装应用。有没有
数量限制写入周期可以执行，并没有额外的支持电路所需的
微处理器的接口。
  
读方式
该ds1230设备执行一个读周期，每当我们（写启用）是无效的（高）和CE （芯片
启用）和oe （输出使能）活跃（低） 。独特的指定的地址由15地址的投入
（的A0 -答1 4）的定义，其中的3 2768字节的数据是访问。有效的数据将提供给
8数据输出驱动器内部tacc （存取时间）后，去年地址输入信号的稳定，提供
行政长官和oe （输出使能）的存取时间也感到满意。如果OE和行政长官访问时间不
满意的话，数据存取必须加以衡量，从后来发生的信号（ CE或光电）和限制
参数是TCO为行政长官或足趾为光电，而非地址访问。
  
写模式
该ds1230设备执行写周期时，我们和CE信号是积极的（低）后，
地址输入稳定。后来发生的下降沿行政长官或我们将决定开始的
写周期。该写周期终止先前的上升沿行政长官或我们。所有的地址必须投入
保持有效的整个写周期。我们必须返回到高的国家为最低恢复时间
（ twr ）之前，另一个周期可以启动。该光电控制信号应保持无效（高）期间
写入周期，以避免巴士争议的焦点。不过，如果输出驱动器启用（行政长官和oe有源） ，然后
我们将禁用的产出todw从下降沿。
  
数据保存模式
该ds1230ab提供完整的功能的能力vcc大于4.75伏特，和写保护，由
4.5伏特。该ds1230y提供完整的功能的能力vcc大于4.5伏特和收件
保护由4.25伏特。数据是保持在缺乏vcc没有任何额外的支持电路。
这种非易失静态公羊，不断监察vcc 。应电力供应的电压衰减， NV公司SRAM的
自动写保护自己，所有的投入，成为“不关心” ，和所有的产出，成为高
阻抗。作为vcc低于大约3.0伏特的电压，电源开关电路连接锂
能源来源的RAM保存数据。期间，电，当vcc上升到高于大约3.0伏特
电源开关电路连接外部vcc到RAM和断开锂能源的来源。
RAM的正常运作，就可以恢复后， vcc超过4.75伏特，为ds1230ab和4.5伏特的电压为
ds1230y 。
  
保鲜密封
每个ds1230装置是发运由Dallas半导体与它的锂能源的来源中断，
保证充分的能源的能力。当vcc是首次应用在一定的水平上大于4.25伏特的电压，锂
能源来源是使电池回的后续行动。

DS1230Y DS1230AB 引脚图

tgdj1989

没沟不火、、老衲路过而已