高速数据转换系统对时钟和数据传输的性能要求

feifei

高速数据转换系统对时钟和数据传输的性能要求 [复制链接]

超高速数据转换对系统设计师提出了很多的挑战，这是一种真正的混合信号环境，在这种环境中所有的子电路必须被认真地考虑，以允许ADC实现最佳的动态性能。通过使用现成的器件可以经济地实现满足低抖动要求的时钟系统。

随着今天模数转换器的数据转换采样速度进入到每秒千兆次采样(GSPS)，系统需要能够支持这样高的转换速度，模拟器件必须产生和放大高频信号。除了模拟信号路径外，设计师需要完全了解采样时钟和高比特率数据获取电路方面。信号路径设计师将为这两个关键的方面提供建议方案。下面的信息与需要高性能ADC的系统紧密相关。