xilinx RAM Block "ENA" 问题?

keyway · 发表于 2012-10-14 09:21

xilinx RAM Block "ENA" 问题? [复制链接]

请问 xilinx RAM Block ENA 是否有抑制输出?
官方英文资料写是只有抑制输入,但是data 时序却是"0"输出?

仙猫

ENA应该是使能/禁止A口时钟的控制信号，并非抑制输出。

keyway

原帖由仙猫于 2012-10-3 15:03 发表
ENA应该是使能/禁止A口时钟的控制信号，并非抑制输出。

是高电平抑制输入吗?这与ALTERA 的 inclocken 是否一样?

仙猫

原帖由 keyway 于 2012-10-3 20:55 发表
是高电平抑制输入吗?这与ALTERA 的 inclocken 是否一样?

不知Altera指的是哪个IP，不妨找下Datasheet。
Xilinx对ENA信号的说明如下（高电平有效）：
------------------------------------------------
Optional Enable Pin
The core provides optional port enable pins (ENA and ENB) to control the operation of the memory.
When deasserted, no read, write, or reset operations are performed on the respective port. If the enable pins are not used, it is assumed that the port is always enabled.
------------------------------------------------

keyway

原帖由仙猫于 2012-10-4 07:53 发表

不知Altera指的是哪个IP，不妨找下Datasheet。
Xilinx对ENA信号的说明如下（高电平有效）：
------------------------------------------------
Optional Enable Pin
The core provides optional port enable ...

请问 xilinx RAM Block 怎么看编号区分?
例如:RAMB16_S9 与 RAMB16_S18_S18
还是 SSR =0,是否会保留上一次的输出状态?

[ 本帖最后由 keyway 于 2012-10-4 14:02 编辑 ]

dongxh

DRAM是我IP核的名字 simple Dual Port RAM，例化以后接线。语法检查报错 Illegal redeclaration of module 。

我是新手，已经折腾一天了，还没弄出来。

求楼主赐教，感激不尽，感激不尽。。。

仙猫

原帖由 keyway 于 2012-10-4 13:11 发表

请问 xilinx RAM Block 怎么看编号区分?
例如:RAMB16_S9 与 RAMB16_S18_S18
还是 SSR =0,是否会保留上一次的输出状态?

没看明白编号是咋回事，用coregen做IP似乎不必关心这些。
SSR是复位是输出复位控制脚，datasheet上如是说，框图上也画得很清楚。利用ENA，ENB禁止时钟方可保持上一次的输出状态。

仙猫

原帖由 dongxh 于 2012-10-5 01:27 发表
DRAM是我IP核的名字 simple Dual Port RAM，例化以后接线。语法检查报错 Illegal redeclaration of module 。

我是新手，已经折腾一天了，还没弄出来。

那就是接错线了呗，建议好好参照下coregen给出的接口代码。

dongxh

原帖由仙猫于 2012-10-5 10:16 发表
那就是接错线了呗，建议好好参照下coregen给出的接口代码。

问题解决了，删了14.2装了14.1就ok了。坑爹呀，困扰了一个星期。

而且感觉14.1更快一些。

eeleader · 发表于2012-10-14 09:21

XILINX 真是不人性化，ISE难道不能向下兼容吗？

xilinx RAM Block "ENA" 问题? [复制链接]

最新回复

点评

点评

点评

点评

语法检查报错 Illegal redeclaration of module <DRAM>

点评

点评