DC综合到modelsim仿真.

qushaobo

DC综合到modelsim仿真. [复制链接]

昨天对一个8位计数器进行了DC综合到modelsim仿真的过程,记录我的操作如下.
首先,要求的文档有:工艺库,工艺库中的内容很多,网上下的不一定全,而且工节库的一至性也无保证.我这里是用的一个ICC示例中用到的工艺库,因为这个示例我跑过,可以用,这样就保证了,我在就这些时不会出现工艺库不一至的情况.DC综合时一定要用到的工艺库就是.db的一个目标库(如fast.db).modelsim一定要用到的就是VHDL表述的器件库(如TSMC18.v).
然后,就开始了设定了.DC自带了一些算术综合库,一些算术(如加法)就要用到这个库了(dw_foundation.sldb它包含了基本的算术运算逻辑、控制逻辑、可综合存储器等IP，在综合是调用这些IP有助于提高电路性能和减少综合时间,还有dw0.sldb)
写一个.synopsys_dc.setup把search_path,target_library,sythetic_library,link_library(前两个之合),symbol_library(电路符号,用generic.sdb就可).这此设好,开启design_vision,用read菜单读入我所写的.v 文档,然后,compile.再另存为.v文档,这些都是菜单可操作的.但sdf文档没找到菜单,只好用命令write_sdf filename了.综合后的.v与.sdf文档就modelsim必要的两个文档.
在综合前,实际要我就进行过仿直了,但这进的仿直没有任何时延信息.仿直是要tb文档的,综合后的仿直就是也是用的这个tb文档,如果只用综合后的.v文档,这时的仿真也有时延(我理解为逻辑块在电脑处理时引入的),但这个时延不准.这时就要改动tb文档,在适当的地方加入/`define SDFFILE "./counter_syn.sdf"与initial $sdf_annotate(`SDFFILE, topmodelname);这两句话.

mafan88@gmail

写的不错，顶起！！！！！

rain帘

想问下  如果层次分的很多 对综合有没有啥影响