在xilinx的fpga中能不能实现内部的三态

西点

在xilinx的fpga中能不能实现内部的三态 [复制链接]

提问：
请问在xilinx的fpga中能不能实现内部的三态

解答1：
Virtex2或者Virtex2Pro内部有BUFT资源可以使用，进而实现内部三态，但是Spartan3中没有BUFT。

解答2：
Xilinx的4000, Spartan/XL/II, Virtex/E/II/II Pro都有内部的三态门可以供设计者使用以减少Slice的资源占用，每个CLB对应1~2个内部三态门。但是要注意每一行三态门的输出都是连接到一根(4000,Spartan/XL)或两根(Virtex架构)横线上的，所以用户最总可以使用的内部三态的组数等于CLB的行数或x2，用多了就会出错。Altera的所有FPGA和Xilinx的Spartan-3内部没有三态门，虽然你可以使用三态的写法并能在FPGA中通过，但是这些电路实际上是由多路选择器Mux实现的。与用真正的内部三态门去实现相比较，采用MUX除了多占用LC/LE的资源以外，受控信号（如数据总线等）会随着驱动源的增加而使延时加大，例如，如果用4个变化相对较慢的控制信号去对16路高速信号做选择，那么MUX就很有可能处于劣势了。

解答3：
个人觉得三太还是放到顶层比较好吧，内部最好不要用三态。

解答4在Xilinx器件中，IOB中有一个三态BUF，内部每个CLB旁边到布线资源之间还有一个BUFT可以利用，如果在代码中使用合适的编码风格就可以充分利用这些资源，减少LUT的使用

解答5这是一个CPU接口双向总线的例子，里面就用了IOB中的三态BUF。
inout [15:0] data ;
wire [15:0] data_in ;
reg [15:0] data_out ;
assign data_in = data ;
assign data = ( sel== 1'b1 ) ? data_out : 16'hz ;
其中data为管脚的双向端口定义，data_in可作为输入信号使用，data_out是输出的接口寄存器，在选通的时候放到总线上，这时就会通过三态BUF控制。

到底哪个正确呢？

Ricky_su

解答一正确
解答二正确
解答三 - 在没有内部三态的器件中，推荐直接写MUX的语句。在使用IO三态的时候个人也比较喜欢直接例化IOBUF，清晰明了不会产生误解。
解答四说的是V2系列，新器件都没有BUFT
解答五是Infer IO上的双向BUF

wanggq

楼上是高手啊

刘兴光

哗。。。楼上都是高手来的。新手来请教请教。。。。

LQVSHQ

请问：在spartan-6中，用ODDR2，IDDR2和IOBUF来模拟双端口，布局布线出现问题,怎么破?