3

帖子

0

TA的资源

一粒金砂(初级)

121
 
找到组织啦
此帖出自FPGA/CPLD论坛
 

回复

165

帖子

0

TA的资源

五彩晶圆(中级)

122
 
顶一下
此帖出自FPGA/CPLD论坛
 
 

回复

7

帖子

0

TA的资源

一粒金砂(初级)

123
 

microblaze移植linux的问题

在移植linux时终端出现下面的信息:
early_printk_console is enabled at 0x84020000
Ramdisk addr 0x00000003, Compiled-in FDT at 0xc0236078
Linux version 2.6.32 (z@GODSON) (gcc version 4.1.2) #0 Fri Apr 2 20:01:33 CST 2010
setup_cpuinfo: initialising
setup_cpuinfo: Unsupported PVR setting
setup_memory: max_mapnr: 0x10000
setup_memory: min_low_pfn: 0x90000
setup_memory: max_low_pfn: 0xa0000
On node 0 totalpages: 65536
free_area_init_node: node 0, pgdat c02e82a4, node_mem_map c0401000
  Normal zone: 512 pages used for memmap
  Normal zone: 0 pages reserved
  Normal zone: 65024 pages, LIFO batch:15
Built 1 zonelists in Zone order, mobility grouping on.  Total pages: 65024
Kernel command line: console=ttyUL0,9600
PID hash table entries: 1024 (order: 0, 4096 bytes)
Dentry cache hash table entries: 32768 (order: 5, 131072 bytes)
Inode-cache hash table entries: 16384 (order: 4, 65536 bytes)
Memory: 255360k/262144k available
Hierarchical RCU implementation.
NR_IRQS:32
xlnx,xps-intc-1.00.a #0 at 0xd0000000, num_irq=8, edge=0x6
xlnx,xps-timer-1.00.a #0 at 0xd0004000, irq=6
Heartbeat GPIO at 0xd0008000
microblaze_timer_set_mode: shutdown
microblaze_timer_set_mode: periodic
Calibrating delay loop... 61.84 BogoMIPS (lpj=309248)
Mount-cache hash table entries: 512
NET: Registered protocol family 16
bio: create slab at 0
XGpio: /plb@0/gpio@81460000: registered
XGpio: /plb@0/gpio@81440000: registered
XGpio: /plb@0/gpio@81420000: registered
XGpio: /plb@0/gpio@81400000: registered
Switching to clocksource microblaze_clocksource
NET: Registered protocol family 2
IP route cache hash table entries: 2048 (order: 1, 8192 bytes)
TCP established hash table entries: 8192 (order: 4, 65536 bytes)
TCP bind hash table entries: 8192 (order: 5, 163840 bytes)
TCP: Hash tables configured (established 8192 bind 8192)
TCP reno registered
NET: Registered protocol family 1
RPC: Registered udp transport module.
RPC: Registered tcp transport module.
RPC: Registered tcp NFSv4.1 backchannel transport module.
Slow work thread pool: Starting up
Slow work thread pool: Ready
msgmni has been set to 499
io scheduler noop registered
io scheduler anticipatory registered
io scheduler deadline registered
io scheduler cfq registered (default)
Serial: 8250/16550 driver, 4 ports, IRQ sharing disabled
84020000.serial: ttyUL0 at MMIO 0x84020003 (irq = 1) is a uartlite
console [ttyUL0] enabled
84000000.serial: ttyUL1 at MMIO 0x84000003 (irq = 2) is a uartlite
brd: module loaded
Device Tree Probing 'ethernet'
xilinx_lltemac 81c00000.ethernet: Locallink connection not matched.
i2c /dev entries driver
Device Tree Probing 'i2c'
#0 at 0x81600000 mapped to 0xD00A0000, irq=3
TCP cubic registered
NET: Registered protocol family 17
Freeing unused kernel memory: 923krInstruction bus error exception in kernel mode.
Oops: bus exception, sig: 7
Registers dump: mode=1 r1=CF831EA8, r2=00000000, r3=00000001, r4=C02D9D8C
r5=C02E82A4, r6=C02E82C4, r7=C02E82A4, r8=00000000
r9=00000003, r10=00000000, r11=0000003C, r12=0000003E
r13=00000000, r14=00000000, r15=C0061798, r16=00000000
r17=48000000, r18=00000000, r19=CF09DDE8, r20=00000000
r21=00000000, r22=CF09F6D0, r23=CF09F598, r24=48000000
r25=48001000, r26=CF09F530, r27=CF09F598, r28=CF09F5A4
r29=00000000, r30=BFFA7F24, r31=CF820C98, rPC=C0006EEC
msr=800045AE, ear=48000000, esr=48001000, fsr=CF09F530
不知道
“Freeing unused kernel memory: 923krInstruction bus error exception in kernel mode.
Oops: bus exception, sig: 7”
这个问题是什么原因造成的,想请教一下!

[ 本帖最后由 200692269 于 2010-4-2 21:33 编辑 ]
此帖出自FPGA/CPLD论坛
个人签名明悟后,我的未来有了方向!
 
 
 

回复

16

帖子

0

TA的资源

一粒金砂(初级)

124
 

基于FPGA的SPWM

有这方面的高手吗,我现在准备做这方面的,希望得到一些建议,从哪里开始入手?
此帖出自FPGA/CPLD论坛
 
 
 

回复

16

帖子

0

TA的资源

一粒金砂(初级)

125
 
希望高手给予知道
此帖出自FPGA/CPLD论坛
 
 
 

回复

87

帖子

0

TA的资源

一粒金砂(初级)

126
 
这里的学习气氛不错 支持一下
此帖出自FPGA/CPLD论坛
个人签名学无止境!
 
 
 

回复

325

帖子

0

TA的资源

裸片初长成(初级)

127
 

回复 123楼 shenkepa 的帖子

谢谢你,我还没有解决,改天试哈你的这个方法
此帖出自FPGA/CPLD论坛
个人签名科技应该让生活变得更简单!
 
 
 

回复

20

帖子

0

TA的资源

一粒金砂(初级)

128
 
本人做过一些FPGA的小项目。。不知道算不算入门了。。做东西的时候。。过程大概是写代码,例化成元件,顶层用原理图的设计方法,编译,波形仿真,用signallab ii下载到板子上去仿真。。。但是对综合或者约束之类的规则或者什么的东东。。都没涉及到(可能因为做的东西都不算大吧)。。。所以希望有高人对FPGA设计的完整流程进行比较详细的讲解,特别是综合和约束这些我基本上没涉及到的方面。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

875

帖子

0

TA的资源

五彩晶圆(高级)

129
 

回复 131楼 sanworld 的帖子

此帖出自FPGA/CPLD论坛
 
 
 

回复

78

帖子

0

TA的资源

一粒金砂(中级)

130
 

回复 128楼 安心草的叶 的帖子

怎么运用,现在用的什么东西,以后打算用什么东西,这些信息都没有,无从谈起啊
查些资料,准备工作得先做好
此帖出自FPGA/CPLD论坛
 
 
 

回复

20

帖子

0

TA的资源

一粒金砂(初级)

131
 

回复 132楼 小志 的帖子

;P 谢谢谢谢哈。。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

22

帖子

0

TA的资源

一粒金砂(初级)

132
 
被善良的欺骗了,不过,谢谢楼主了,看看大家的技术交流也是不错的。
此帖出自FPGA/CPLD论坛
 
 
 

回复

2万

帖子

71

TA的资源

管理员

133
 

回复 135楼 oyhp052 的帖子

善良欺骗?
此帖出自FPGA/CPLD论坛
加EE小助手好友,
入技术交流群
EE服务号
精彩活动e手掌握
EE订阅号
热门资讯e网打尽
聚焦汽车电子软硬件开发
认真关注技术本身
个人签名

加油!在电子行业默默贡献自己的力量!:)

 
 
 

回复

16

帖子

0

TA的资源

一粒金砂(初级)

134
 

回复 133楼 cobble1 的帖子

是用在逆变器或变频系统方面,现在已经有了基本思路,呵呵开始工作了
此帖出自FPGA/CPLD论坛
 
 
 

回复

14

帖子

0

TA的资源

一粒金砂(初级)

135
 
我是初学者  以前没接触过  现在比较迷茫。。
我要做语音信号处理,用quartus。。。含燥的信号进行滤波处理。。。。。可是我不知道怎么把信号输入到quartus里。。。
能具体告诉我下么。。就是我自己录得语音要转换成什么格式?(或者给我推荐个转换格式用的东东}  然后怎么输入到quartus里。。。。我做的属于纯软件的。。。没有用到什么板子之类的。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

136
 
请教一个问题

准备用此SP605的开发板

请问里面的画原理图 是用的哪家的软件 Cadence? Mentor Graphics?里面的哪个版本呢?  谢谢啊
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(初级)

137
 

IP核的问题

你好,我想问下有人是否用过ALTERA公司的免费IP核啊?我用了这个核进行了软件仿真和硬件下载,可是下载到硬件是老是出现一个问题,对话框里是这样的,而且没有关闭对话框的地方:希望高手可以尽快给回答下好吗?谢谢啊!
            click cancel to stop using opencore plus ip
                                 timing remaining: unlimited
谢谢啊!

错误图.doc

41 KB, 下载次数: 0

错误图,可以看下啊

此帖出自FPGA/CPLD论坛
个人签名嗨,丝丝
 
 
 

回复

21

帖子

0

TA的资源

一粒金砂(初级)

138
 

回复 板凳 gaoxiao 的帖子

先从基本的数字逻辑电路学起,然后同时学习VHDL或者Verilog HDL等硬件描述语言,再结合一些相关的基本电路设计并仿真,最后再进行一些复杂的系统的设计与调试。
此帖出自FPGA/CPLD论坛
 
 
 

回复

3

帖子

0

TA的资源

一粒金砂(中级)

139
 

如何看FPGA的原理图

如何看FPGA的原理图
此帖出自FPGA/CPLD论坛
 
 
 

回复

17

帖子

0

TA的资源

一粒金砂(初级)

140
 
請問一下, XC3S50AN 如果我有一個clock, 是該先接 GCLK or LHCLK or RHCLK? 差別在哪裡? 謝謝
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表