6008|29

46

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

FPGA双通道交叉采样同步问题求教 [复制链接]

 
    新手要做高速数据采样,看人家说最多的都是 用两路250M的采样交叉采样实现500M的。
    现有两个问题没想明白需要怎么操作才能保证同步问题。
    1,两路相位差180度的250M时钟,分别驱动不同的ADC。假如2通道用的时钟是滞后1通道的180度。如何操作保证 1通道的采样正好先于2通道。1能道数据先到达FPGA输入口。是不是单凭时钟同时使能就可以了。
    2,FPGA对两通道数据采集的数据同步问题。是不是对每通道的数据 各自独立用FPGA内部时钟同步(而且内部时钟必须用250M),然后再按通道设定好的顺序交叉拼接就可以了。
   不知道通常是不是这样操作,还有没其他要注意的地方。希望各位指导。
此帖出自FPGA/CPLD论坛

最新回复

如果不是用两个独立的250MHz ADC,而是用一个ADC,带两个250MHz 通道的, delay2的误差可以不计,delay1的误差也会小很多, 至于能小到多少,的看ADC的手册。 如果误差,在允许范围内,在进ADC之前,加大走线长,来控制时域的采样点。 这个你电路上有的过电路设计的杠杠。 如果信号有损耗,电路上,还是逻辑上来补偿,又的考虑。 最后综合下来,是用250M模拟500M好,还是直接上500M ADC好,就很难说了。  详情 回复 发表于 2016-6-22 11:50
点赞 关注
 

回复
举报

5979

帖子

8

TA的资源

版主

沙发
 
1、时钟使能的时候已经决定了时钟的相位差
2、两个通道谁领先谁180度 应该不重要吧
此帖出自FPGA/CPLD论坛

点评

领先的问题,主要是考虑哪个通道的数据在前。所以在这里有困惑。  详情 回复 发表于 2016-1-23 13:19
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

6423

帖子

16

TA的资源

版主

板凳
 
这个问题我也想过,倒不是fpga这边采样的问题,我在想AD能不能控制得这么好,毕竟转换需要时间,转换的是哪段时间的就不大好说
此帖出自FPGA/CPLD论坛

点评

我觉得AD那边人家是设计好的,根据时序,第一个上升沿后几个周期送出AD值是固定的,只要输出的两路时序等长,时间正好180度。FPGA这边采样同步应该如何做呢?没做过这块的工作,也不知道常规是怎么操作  详情 回复 发表于 2016-1-12 13:14
个人签名training
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

4
 
白丁 发表于 2016-1-11 20:16
这个问题我也想过,倒不是fpga这边采样的问题,我在想AD能不能控制得这么好,毕竟转换需要时间,转换的是哪 ...

我觉得AD那边人家是设计好的,根据时序,第一个上升沿后几个周期送出AD值是固定的,只要输出的两路时序等长,时间正好180度。FPGA这边采样同步应该如何做呢?没做过这块的工作,也不知道常规是怎么操作
此帖出自FPGA/CPLD论坛

点评

“几个周期固定的”? 这个描述不完全,这里都在控制180度,半个时钟,250MHz的话,也就2ns 楼主有空看看ADC的手册,查一查delay, 描述就会是 “x个周期固定,变化范围在[min , max]” 用两个独立的ADC的  详情 回复 发表于 2016-6-20 22:34
 
 
 

回复

169

帖子

1

TA的资源

一粒金砂(高级)

5
 
是这样操作,假如要精度高的话,可以调整两块AD芯片之间的相位差
此帖出自FPGA/CPLD论坛

点评

在AD数据读取的时候。是用外部AD的输出时钟做CLK,把数据存进FIFO里。还是直接用FPGA内部的时钟做同步,然后存FIFO。有些AD是没有同步时钟出输的,就得必须用FPGA内部时钟同步,这个同步应该怎么做呢。假如采样时钟  详情 回复 发表于 2016-1-23 13:22
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

6
 
chenzhufly 发表于 2016-1-11 15:30
1、时钟使能的时候已经决定了时钟的相位差
2、两个通道谁领先谁180度 应该不重要吧

领先的问题,主要是考虑哪个通道的数据在前。所以在这里有困惑。
此帖出自FPGA/CPLD论坛

点评

个人觉得没关系  详情 回复 发表于 2016-1-23 20:09
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

7
 
yupc123 发表于 2016-1-22 15:48
是这样操作,假如要精度高的话,可以调整两块AD芯片之间的相位差

在AD数据读取的时候。是用外部AD的输出时钟做CLK,把数据存进FIFO里。还是直接用FPGA内部的时钟做同步,然后存FIFO。有些AD是没有同步时钟出输的,就得必须用FPGA内部时钟同步,这个同步应该怎么做呢。假如采样时钟和同步时钟是相同频率的。
此帖出自FPGA/CPLD论坛

点评

要调整外部AD芯片的采样时钟相位差,  详情 回复 发表于 2016-1-26 09:09
 
 
 

回复

5979

帖子

8

TA的资源

版主

8
 
pingis58 发表于 2016-1-23 13:19
领先的问题,主要是考虑哪个通道的数据在前。所以在这里有困惑。

个人觉得没关系
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

9
 
ADC轉換也需要有clcok輸入。如果使用FPGA內部的clock輸出給ADC呢?
此帖出自FPGA/CPLD论坛
 
 
 

回复

169

帖子

1

TA的资源

一粒金砂(高级)

10
 
pingis58 发表于 2016-1-23 13:22
在AD数据读取的时候。是用外部AD的输出时钟做CLK,把数据存进FIFO里。还是直接用FPGA内部的时钟做同步, ...

要调整外部AD芯片的采样时钟相位差,
此帖出自FPGA/CPLD论坛

点评

恩,谢谢回复,这个知道.把AD输出的数据同步到FPGA内部,这时钟是用AD的输出钟,存入FIFO,还是用FPGA内部的时钟把数据同步后存入FIFO。如果用FPGA内部时钟(在有些AD没有数据同步时钟输出的情况),同步该怎么写。  详情 回复 发表于 2016-1-26 13:25
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

11
 
yupc123 发表于 2016-1-26 09:09
要调整外部AD芯片的采样时钟相位差,

恩,谢谢回复,这个知道.把AD输出的数据同步到FPGA内部,这时钟是用AD的输出钟,存入FIFO,还是用FPGA内部的时钟把数据同步后存入FIFO。如果用FPGA内部时钟(在有些AD没有数据同步时钟输出的情况),同步该怎么写。
此帖出自FPGA/CPLD论坛

点评

这个就是异步时钟的问题,要用AD的输出时钟把数据存入FIFO,再用FPGA内部的时钟把数据从FIFO读出来,不过这里要用两个FIFO  详情 回复 发表于 2016-1-26 15:09
 
 
 

回复

169

帖子

1

TA的资源

一粒金砂(高级)

12
 
pingis58 发表于 2016-1-26 13:25
恩,谢谢回复,这个知道.把AD输出的数据同步到FPGA内部,这时钟是用AD的输出钟,存入FIFO,还是用FPGA内 ...

这个就是异步时钟的问题,要用AD的输出时钟把数据存入FIFO,再用FPGA内部的时钟把数据从FIFO读出来,不过这里要用两个FIFO
此帖出自FPGA/CPLD论坛

点评

不太理解为什么要用两个FIFO。一个FIFO不就支持异同写,同步读出来了吗  详情 回复 发表于 2016-1-27 08:30
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

13
 
yupc123 发表于 2016-1-26 15:09
这个就是异步时钟的问题,要用AD的输出时钟把数据存入FIFO,再用FPGA内部的时钟把数据从FIFO读出来,不过 ...

不太理解为什么要用两个FIFO。一个FIFO不就支持异同写,同步读出来了吗
此帖出自FPGA/CPLD论坛

点评

yupc123 的意思是说,在“要调整外部AD芯片的采样时钟相位差”之后, ADC_0_CLOCK, write -> FIFO_0 -> system_clock read ADC_1_CLOCK, write -> FIFO_1 -> system_clock read 这是一个非常经典的错误,  详情 回复 发表于 2016-6-20 22:28
这就是时续分析的问题  详情 回复 发表于 2016-1-27 09:21
 
 
 

回复

169

帖子

1

TA的资源

一粒金砂(高级)

14
 
pingis58 发表于 2016-1-27 08:30
不太理解为什么要用两个FIFO。一个FIFO不就支持异同写,同步读出来了吗

这就是时续分析的问题
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

15
 
楼主,你好,你的AD用的什么型号?

现在项目进度怎么样了?

数据稳定双通道拿下来了吗?

此帖出自FPGA/CPLD论坛

点评

这项目后面没进行。 搞硬件的同事没时间搭理这事,又是个暂时可有可无的功能。 想学些这方面的设计没戏了  详情 回复 发表于 2016-6-18 08:50
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

16
 
5525 发表于 2016-6-17 23:00
楼主,你好,你的AD用的什么型号?

现在项目进度怎么样了?

数据稳定双通道拿下来了吗?

这项目后面没进行。
搞硬件的同事没时间搭理这事,又是个暂时可有可无的功能。
想学些这方面的设计没戏了
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

17
 
本帖最后由 5525 于 2016-6-18 21:32 编辑

不同产品设计上面都有共性 同公司的产品共性就更多了 贵司做什么产品啊,楼主有对fpga什么地方感兴趣
此帖出自FPGA/CPLD论坛

点评

版主汽车电子行业的?  详情 回复 发表于 2016-6-20 13:19
这个问题对高速采集应该是必遇到的问题了。我们是做EMC标准测试的干扰产品的。之前主要想了解高速采集的设计思路,跟大数据处理的。还有算法类(但从没接触过,也没概念)。你们是做哪些产品的。  详情 回复 发表于 2016-6-20 13:10
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

18
 
5525 发表于 2016-6-18 13:18
不同产品设计上面都有共性 同公司的产品共性就更多了 贵司做什么产品啊,楼主有对fpga什么地方感兴趣

这个问题对高速采集应该是必遇到的问题了。我们是做EMC标准测试的干扰产品的。之前主要想了解高速采集的设计思路,跟大数据处理的。还有算法类(但从没接触过,也没概念)。你们是做哪些产品的。
此帖出自FPGA/CPLD论坛

点评

pingis58,你好, 你说要是进FPGA之前, (CLOCK_0, DATA_0) 跟 (CLOCK_1, DATA_1) 还能保持你想要的那个 180 相位差的话, 直接对数据快的那头,假如是DATA_0,IODELAY补正2ns物理延时,得到 DATA_0_yanshi  详情 回复 发表于 2016-6-20 22:52
 
 
 

回复

46

帖子

0

TA的资源

一粒金砂(中级)

19
 
5525 发表于 2016-6-18 13:18
不同产品设计上面都有共性 同公司的产品共性就更多了 贵司做什么产品啊,楼主有对fpga什么地方感兴趣

版主汽车电子行业的?
此帖出自FPGA/CPLD论坛

点评

电子为主的开发,行业看客户。汽车电子的项目数,一小半吧 有兴趣,欢迎来 汽车板块灌水,那里需要 EMC 测试。  详情 回复 发表于 2016-6-20 20:59
 
 
 

回复

1950

帖子

4

TA的资源

版主

20
 
pingis58 发表于 2016-6-20 13:19
版主汽车电子行业的?

电子为主的开发,行业看客户。汽车电子的项目数,一小半吧
有兴趣,欢迎来 汽车板块灌水,那里需要 EMC 测试。
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表