一种实用化的互补双极工艺技术

fighting

一种实用化的互补双极工艺技术 [复制链接]

一种实用化的互补双极工艺技术 张正元　张正璠 摘　要：在3 μm工艺条件下开发了一套实用的互补双极工艺（CB）。利用此工艺制造出特征频率分别为3.2 GHz和1.6 GHz的高性能NPN与PNP管，并成功地 集成在压摆率高达2200 V／μs的高速运算放大器芯片中。 关键词：互补双极工艺；双极工艺；半导体制造；半导体器件；运 算放大器 中图分类号：TN405　文献标识码：A 文章编号：1004-3365（2000）01-0066-03 A Practical Complementary Bipolar Techno logy ZHANG Zheng-yuan，ZHANG Zheng-fan （Sichuan Institute of Solid-State Circui ts，Chongqing 400060） Abstract：A practical 3-μmcompl ementary bipolar process has been developed．With this technology，high performance npn and  pnp transistors with an fT of 3．2 GH z and 1.6 GHz，respectively，are fabricated， which are integrated into high speed ope rational amplifier IC's with a swing rat e of 2200 V／μs．The process experiment is  described，and the results are discussed ． Key words：Bipolar proces s；Complementary  bipolar process；Semiconductor manufactu ring；Semiconductor device；Operationalam plifier 1　引　言 　　互补双极工艺技术能够把高性能NPN管和PNP管集成到同一芯片上，使得很多新型的模 拟集成电路在不牺牲电路精度、电路工作范围和功耗等关键参数的情况下能高速工作［ 1］。模拟器件公司利用XFCB工艺制造出fT分别为4　GHz和2　GHz 的高性能NPN管与PNP管，并开发出XFCB运算放大器AD8000系列；哈里斯公 司利用硅-硅键合技术的全介质隔离互补双极工艺UHF-1，也研制出特征频率分别为8 　GHz和4　GHz的高性能NPN管与PNP管，以及其对应产品HFA3XXX系列 。本文根据现有的工艺条件，开发出一种设计线宽为3　μm、最小间距为5　μm的单层 多晶硅发射极互补双极工艺，并成功地制造出fT分别为3.2　GHz和1.6　 GHz的高性能的NPN管与PNP管，并应用于压摆率为2200　V／μs的高速运算 放大器。晶体管结构如图1所示。

图1　晶体管结构剖面图 2　工艺实验 　　互补双极工艺一般可分为全介质隔离的互补双极工艺、混合介质隔离的互补双极工艺和PN 结隔离的互补双极工艺［2，3］。全介质隔离的互补双极工艺 最为复杂，需要解决硅-硅键合和槽隔离所带来的问题。相对来说，最简单的是PN结隔离 的互补双极工艺，其难点是NPN管和PNP管制作上的兼容问题，如阱结深和阱浓度的选 择、磷基区与硼基区的结深和浓度选择、发射区杂质注入和退火条件的选择等。本文限于工艺条件，仅围 绕PN结互补双极工艺技术开展工艺研究，避开了介质隔离方面的技术难题。

2.1　N阱结深和浓度的选取 　　N阱的作用是使PNP管的集电极与衬底绝缘。如果N阱结深过浅，PNP管的集电区P ＋埋层会穿过N阱与P型衬底连在一起，造成PNP无法隔离；如果N阱浓度过高，P＋ 埋层中的硼补偿太多，且P＋埋层结深较浅，使P＋埋层电阻增大，造成PNP管的 RC较大，输出能力降低，影响晶体管的性能。经过SUPREM-Ⅲ模拟后选择阱 结 深大于5　μm，阱浓度为1017cm－3。实验得出的N阱工艺条件为：注入剂 量5×1013cm－2；能量为60　keV，退火条件是在1200　° C下2　h氧气＋3.5　h氮气。 2.2　N＋埋层的形成技术 　　为了防止N＋埋层上返太多，选用扩散系数小的As杂质作埋层，注入剂量为5×10 15cm－2，注入能量为100　keV。实验证明，采用以下两种方法可以 消除注入损 伤和光刻胶的掩蔽问题： 　　1）为了减少大剂量As注入造成损伤，在注入前氧化一层薄氧化层（约50　μm）作为 注入缓冲层，减少注入损伤； 　　2）为了防止高剂量高能量的As离子注入光刻胶掩蔽区，在注入前先用固胶机固化光刻胶 ，提高光刻胶的掩蔽能力。 2.3　P阱结深和杂质浓度的考虑 　　为了降低NPN管的集电极串联电阻RC，外延层电阻率选为1Ω.cm，其杂质 浓度为 5×1015cm－3。阱浓度选择过低，会使PNP管的RC增大； 阱浓 度选择过高，就必须提高PNP管的基区浓度，进而造成PNP管的电流增益难以调节。P 阱结深过浅，会造成P＋埋层与P阱之间有一薄层外延层，达不到降低RC的目的 ，因 而必须对P阱结深和杂质浓度进行优化考虑。经过模拟后选择P阱浓度为1×1017 cm－3，结深为3m。实验后得出P阱的注入剂量为2×101 3cm－2，注入能量为60keV。 2.4　基区结深考虑 　　基区结深是制造高性能晶体管的关键。基区结深愈浅，晶体管的特征频率越高，但工艺难度 很大，很容易发生穿通现象。因此在工艺设计时，必须对NPN管和PNP管的基区结深进 行优化设计。本文的PNP管的发射区是用B＋注入退火形成的，由于其射程较远，且扩 散速度比As快，因此选择为0.45μm。图2是用扩展电阻测试仪测得的PNP管基 区 杂质分布曲线。NPN管的发射区用As＋注入，由于它的扩散系数小，在调节NPN的 电流增益中不容易发生穿通现象。但是在互补双极工艺中，要使PNP和NPN两种晶体管 的性能都比较高，NPN管的基区结深宜选深一些，实验中选择为0.3μm左右。 2.5　多晶硅发射极串联电阻的考虑 　　多晶硅发射极电阻包括多晶硅电阻、界面氧化层电阻、单晶硅发射区电阻及金属与多晶硅接 触电 阻四部分［4］。其中，多晶硅电阻和单晶硅发射区电阻相对来说较小，可以忽略， 起主要作用的是金属与多晶硅接触电阻和界面氧化层电阻。金属与多晶硅接触电阻可以通过 合金得到改善。界面氧化层电阻随界面氧化层的厚度增加而增加，且受退火调节β中氧化层 的击穿情况的影响。界面氧化层对NPN管基区中的空穴有阻碍作用，抑制了少子的反向注 入效应，因而对提高晶体管的β有利，但会增加发射极的串联电阻。 2.6　多晶硅发射极退火工艺的考虑 　　多晶硅中的杂质在退火中外扩散很厉害，如果控制不好，会使发射区杂质浓度降低，发射区 的注入效应降低，进而难以调节晶体管的β［5］，因此，必须采用有效的方法抑制 多晶硅杂质外扩散。实验发现，在多晶硅表面氧化一层氧化物，既可以防止在退火中杂 质的外扩散，又可以降低注入损伤。

图2　实验时多晶硅中As杂质浓度分布（As注入：剂量 　　　1×1016　cm－2，能量100　keV； 1050　°C，5　min） 3　结果与讨论 　　经过实验，得到优化的PN结隔离互补双极工艺流程和部分工艺条件为： 　　材料－氧化－光刻 1（N阱）－阱注入磷－去胶－光刻2（N＋埋层区）－固胶－As注入－去胶－退火推 阱－光刻P＋埋层区－硼注入－去胶－推阱－－推阱－光刻隔离区－硼扩散－光刻6（N＋穿透区）－磷扩散－去氧化层 －氧化－淀积Si3N4－光刻7（有源区） －干法刻蚀Si3N4－湿法刻蚀SiO2－干法刻蚀硅－去胶 －高压氧化－去Si3N4和SiO2（有源区）－光刻8（PNP基区）－ 注入磷－去胶－推结氧化－淀积Si3N4－光刻9（NPN管基区）－ 去胶－推结NPN基区－光刻10（NPN管、PNP管的发射区和基区孔）－干法 刻蚀Si3N4－湿法刻蚀SiO2－去胶－淀积多晶硅－多晶硅氧化－ 光刻11（NPN管发射区、集电区和PNP管的基区）－固胶－注入As－去胶－ 退火调β（NPN）－光刻12（PNP发射区、集电区和NPN基区）－注入硼－ 去胶－光刻13（多晶硅）－干法刻蚀多晶硅－退火调PNP管的β－去掉多晶硅 上的SiO2－溅射SiAl－光刻14－合金－钝化－光刻15－中测。

该工艺一共需要15次光刻，6次注入，两次扩散。利用此互补双极工艺，成功地研制 出高 性能的NPN管和PNP管，用HP7855网络分析仪测得其特征频率分别为3.2　G Hz和1.6　GHz。晶体管的GP图和频率特性曲线如图3～6所示。利用此晶体管参 数研制出的高速运算放大器的压摆率达到2200　V／μs。

图3　PNP管的GP图

图4　PNP管的频率特性曲线

图5　NPN管的GP图

图6　NPN管的频率特性曲线 　　在晶体管参数提取过程中得到CAE中心的李儒章博士和陈静同志的大力帮助，在此深表谢 意。 作者简介：张正元（1964～　）男，1987年毕业于兰州大学物理系 ，获学士学位，1997年在电子科技大学微电子学系获硕士学位，现从事半导体集成电路 的工艺技术研究。 作者单位：张正元（信息产业部电子第二十四研究所，重庆　400060） 　　　　　张正璠（信息产业部电子第二十四研究所，重庆　400060） ［参考文献］ ［1］武俊齐.国外双极超高频技术的进展［J ］．微电子学，1993：23（3）：9～16． ［2］Yamaguchi T．Process and evice characterization for a 30 GHz ft sub-micrometer double poly-Si bipolar technology using BF2-implanted base with   rapid thermal process［J］．IEEE Trans Electron Devices，1993；40（8）：1484～1494． ［3］Inoue M．Self-aligned cＡomplementary bipolar transistors fabricated with a selective-oxidation mask［J］．IEEE Trans Electron Devices，1987；34（10）：2146～ 2150． ［4］张正元.一种高速高压NPN管的研制［J］．微电子学， 1997；27（5）：350. ［5］王阳元.多晶硅薄膜及其在集成电路中的应用［M］．北京： 科学出版社，1988． 收稿日期：1999-04-20 定稿日期：1999-06-02