为什么有些LDO的输出去耦电容不能使用低ESR的？

xiaozhuaitiao

为什么有些LDO的输出去耦电容不能使用低ESR的？ [复制链接]

 

如题，这个问题困扰了lz很久，度娘也找不到相关答案，特来求助，请各位大大指教！

cruelfox

容性负载造成反馈环路不稳定

chunyang

低ESR的电容充放电速度较快，如果稳压器的调节率不匹配的话，会发生振荡从而失去稳压特性。

xiaozhuaitiao

chunyang 发表于 2017-8-10 22:21
低ESR的电容充放电速度较快，如果稳压器的调节率不匹配的话，会发生振荡从而失去稳压特性。

感谢版大指点。进一步想问下，有些LDO支持低ESR的电容，是因为器件本身调节率比较高还是器件内部做了提高稳定性的设计呢？

qwqwqw2088

LDO都应该是支持使用的低的ESR电容的。
纹波电压V=R(ESR)×I，R是电容的ESR，I是电流，如果ESR不变，I大纹波则大
所以低的ESR电容应该从降低纹波这里考虑的

xiaozhuaitiao

qwqwqw2088 发表于 2017-8-16 17:35
LDO都应该是支持使用的低的ESR电容的。
纹波电压V=R(ESR)×I，R是电容的ESR，I是电流，如果ESR不变，I大纹 ...

感谢回复！
之前觉得LDO很简单，深入探讨的话，其实还是有些讲究的，最近打算多花点时间好好研究下

freedom_lq

看到楼主的帖子，想起来最近碰到的一个关于LDO的问题，也拿来和大家讨论一下吧。
我用SPX3819-1.8V型号的LDO带了一个FPGA芯片的数字电源。稳压芯片的负载能力是500mA，但是FPGA的电流很小（不到5mA）。通过FPGA采样回来的AD转换数据，也就是前面模拟电路的直流工作点上，叠加了一个100mV左右的3kHz左右的噪声。

chunyang

xiaozhuaitiao 发表于 2017-8-16 16:11
感谢版大指点。进一步想问下，有些LDO支持低ESR的电容，是因为器件本身调节率比较高还是器件内部做了提高 ...

需要多方面的设计同时配合。

chunyang

qwqwqw2088 发表于 2017-8-16 17:35
LDO都应该是支持使用的低的ESR电容的。
纹波电压V=R(ESR)×I，R是电容的ESR，I是电流，如果ESR不变，I大纹 ...

并非所有的LDO都支持，需要看器件手册确认。

chunyang

freedom_lq 发表于 2017-8-16 18:31
看到楼主的帖子，想起来最近碰到的一个关于LDO的问题，也拿来和大家讨论一下吧。
我用SPX3819-1.8V型号的L ...

这个并非LDO的问题，还是检查系统中的振荡环节吧，特别是时钟及其相关部分。

freedom_lq

chunyang 发表于 2017-8-16 23:51
这个并非LDO的问题，还是检查系统中的振荡环节吧，特别是时钟及其相关部分。

有没有可能是低负载时，LDO的相位裕度不够引起的，不知道怎么分析

chunyang

freedom_lq 发表于 2017-8-17 16:39
有没有可能是低负载时，LDO的相位裕度不够引起的，不知道怎么分析

证据呢？或者说理由呢？

freedom_lq

chunyang 发表于 2017-8-17 22:36
证据呢？或者说理由呢？

正在研究

chunyang

freedom_lq 发表于 2017-8-19 12:20
正在研究

注意，科学的态度是不能预设立场。