FPGA验证

zx_lx

FPGA验证 [复制链接]

 FPGA原型验证

• PCI Express(4通道) 总线逻辑验证系统，支持2至4片

Altera Stratix3/Stratix4 FPGA

       -EP3SL200/340 -4, -3, -2 (由低到最高)

       -EP4SE530/820 -4, -3, -2 (由低到最高)

       -PCIe GEN1 rev 1.1

       -PCI-X 64位 133MHz rev 1.1

• 4 片Stratix4EP4SE53可达到3000万以上ASIC逻辑门

• FPGA片间的单端和LVDS混合互联

       -LVDS 速度600MHz

       -LVDS差分对可以被用作两个单端信号，频率约为

225MHz

       -每对LVDS信号可复用10根信号

       -简化逻辑分片难度

       -LVDS源时钟同步

• 60根连接所有FPGA主总线

       -单端

• 独立低偏移全局时钟网络

       - G0高精度用户可编程时钟合成器

       - 用户可通过SD/SDHC, USB进行配置

       - 差分均衡分布的全局时钟网络

• Cypress EZ-USB FX2LP USB控制器


未完待续，，，

lrz123

干嘛

zx_lx

lrz123 发表于 2017-8-9 14:18
干嘛

了解

hh_kings

牛X的板板