电子工程世界-论坛»论坛 › 专业技术中心 › TI技术论坛 › DSP 与 ARM 处理器 › 设计实例：流水线加法器的实现

阅 7898|回 4

1170 帖子	0 TA的资源

至上芯片

楼主

发表于2008-3-10 10:34 只看该作者

设计实例：流水线加法器的实现 [复制链接]

同步时序机的最短时钟周期是时序机性能的一个重要的指标。它受到通过机器组合逻辑的传播延时的限制。同步机的吞吐率就是数据输入机器和由机器产生数据的速率.... 作为一种能够提高电路性能的可选方法，可以将流水线寄存器插入到组合逻辑的关键位置上，将逻辑分割成具有更短路径的群组。它减少了组合逻辑块的级数，缩短了存储元件间的数据通道，因此能够用更快的时钟效率，提高电路的吞吐能力.....

数据, 流水线, 寄存器, 能力, 通道

Design_instance_4.pdf

285.41 KB, 下载次数: 144

pdf

此帖出自DSP 与 ARM 处理器论坛

回复：设计实例：流水线加法器的实现

Thank you very much!

此帖出自DSP 与 ARM 处理器论坛

个人签名Frankcai

DSP开发板 dsp教程

xiaopaipai

1 帖子	0 TA的资源

一粒金砂（初级）

板凳

发表于2009-5-31 16:51 只看该作者

感谢您的文章！！

此帖出自DSP 与 ARM 处理器论坛

随风飞狂

13 帖子	0 TA的资源

一粒金砂（初级）

4楼

发表于2011-11-2 20:54 只看该作者

感谢分享啊！！！！1

此帖出自DSP 与 ARM 处理器论坛

bengal1124

4 帖子	0 TA的资源

一粒金砂（初级）

5楼

发表于2011-12-3 13:02 只看该作者

感谢分享

此帖出自DSP 与 ARM 处理器论坛

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

采用四级流水线的加法器设计综合后有问题（请教）
如题，写了一段采用四级流水线的加法器，在对比几种设计方法的性能。但用Symplypro综合后RTL图有问题。。不知为什么综合后cout和前面的链接断开了。特此请教。谢谢。源码如下：`timescale1ns/1ps/////////////////////////////////////////////////////////// ...
有人用过的加法器和FIFO实现累加器么？
用浮点数的加法器IP核和FIFO实现累加器的运算，因为加法器有延时，导致从fifo中读取的值和输入的值不同时到达加法器的两端，而且控制fifo的读写也有问题，有哪个大神知道应该怎么做么？[attach]239452[/attach]
打开BOSS一看，推一大堆深圳的职位
今晚闲着无事，无意间打开BOSS直聘看了一下。明明选了广州的，但是BOSS推荐的广州职位基本上都很鸡肋，反而推送了不少深圳地区的职位过来。难道说广州的电子产业已经快要消亡了？还是说单纯只是年末了，所以招人的公司少。但是，不管怎么说，想要跳槽而且想找 ...
delphi 多格式图像显示
两位595驱动8位共阴极数码管的程序问题
分享：2019年电赛最全各类题目细节问题解答汇总
【电子书】电子设计竞赛赛题解析
电子专业读书历程
Verilog一些简单问题解答
如何调整程序安装对话框的宽度