社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 2162|回 2
dengqiang1

9

帖子

0

TA的资源

一粒金砂（中级）
楼主
发表于2017-1-11 17:22 只看该作者
 

关于数字滤波器的设计 [复制链接]

各位前辈，我想设计一个低通滤波器，就输入的码元速率是50bps,然后我之前设计了一个，采样率为2k，也就是一个码元采了40个点，然后效果不好，滤波出来有很多其他的分量，我就想问一下，熟悉数字低通滤波器的，这个滤波器的设计，对于采样率有什么要求没有，是不是不能太低了？
滤波器
此帖出自FPGA/CPLD论坛

最新回复

reallmy
要符合奈奎斯特采样定理！！！！你可以分析一下那些你不需要的频谱，是不是在镜像上，具体细节我也有点想不起来了。。。 以前做滤波器是用matlab里的fdatool设计滤波器！！！你可以了解一下！  详情 回复 发表于 2017-1-11 18:50
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
dengqiang1

9

帖子

0

TA的资源

一粒金砂（中级）
沙发
 楼主| 发表于2017-1-11 17:22 只看该作者
 
，谢谢各位了
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
reallmy

59

帖子

0

TA的资源

一粒金砂（中级）
板凳
发表于2017-1-11 18:50 只看该作者
 
要符合奈奎斯特采样定理！！！！你可以分析一下那些你不需要的频谱，是不是在镜像上，具体细节我也有点想不起来了。。。
以前做滤波器是用matlab里的fdatool设计滤波器！！！你可以了解一下！
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表