产品编号:1501001 高性能6U VPX高速信号处理平台 ( B-VPX6-6678 ) 数据手册 ( Data Sheet ) Version 1.0 file:///C:\DOCUME~1\王宇\LOCALS~1\Temp\ksohtml\wps384.tmp.jpg 清华大学设备仪器厂智能计算研发中心 | 清华仪器 1 板卡概述 1.1 板卡简介B-VPX6-6678是一款基于6U VPX架构的高性能高速信号处理平台,该平台采用两片TI的KeyStone系列多核浮点/定点运算DSP TMS320C6678作为主处理单元,采用两片Xilinx的Kintex 7系列FPGA XC7K325T作为协处理单元,可支持两个标准HPC接口FMC子卡,两片DSP之间通过HyperLink进行高速互联,两片FPGA与两片DSP通过1个8端口的SRIO交换芯片连接至背板,板与板之间通过VPX背板实现高速SRIO互联,该板卡适用于软件无线电、雷达或声纳信号处理、智能信号分析、高速图形图像处理等场景,可广泛应用于航空航天,和各种机载、舰载、弹载设备。 1.2 功能框图file:///C:\DOCUME~1\王宇\LOCALS~1\Temp\ksohtml\wps385.tmp.png 图1-1 板卡功能框图 1.3 硬件指标q 标准6U VPX规格,符合VITA46规范 q 板载2片TMS320C6678 DSP处理器、2片XC7K325T FPGA处理器以及1片SRIO Switch交换芯片 q 板载2个FMC高速扩展接口 q 板载大容量缓存 1.4 功能特性q 两个多核DSP(TMS320C6678)处理节点,每一个处理节点均包含: Ø 8个高达1.4G主频、浮点/定点运算TMS320C66x CPU核 Ø 1组512MByte DDR3-1333 SDRAM颗粒 Ø 1片32MB SPI Nor Flash Ø 1片256Mb 并行Nor Flash Ø 1片EEPROM,用于存储少量数据 Ø 1路SGMII 千兆以太网1000BASE-T连接至背板 Ø 1路x4的SRIO连接至SRIO 交换芯片 q 处理性能: Ø DSP定点运算 40GMAC/Core * 16 = 640 GMAC Ø DSP浮点运算 20GFLOPs/Core * 16 = 320 GFLOPs q 存储性能: Ø 动态存储:DDR3-1333缓存 Ø 静态存储:8Gb Nand Flash q 互联性能: Ø 两片DSP之间通过x1 SGMII高速互联 Ø 两片DSP之间通过x2 PCIe高速互联 Ø DSP与FPGA之间通过SRIO Switch进行互联 q 两个高性能FPGA(XC7K325T),每一片FPGA处理节点均包含: Ø 2组2Gb DDR3-800 SDRAM颗粒,64位1.6Gb带宽 Ø 1片256Mb 并行Nor Flash,用于FPGA加载 Ø 1路x4的SRIO连接至SRIO交换芯片 1.5 接口特征q VPX P1接口支持4 * SRIO x4 gen2(来自SRIO Switch) q VPX P2接口支持2 * GTX x4 @3.125Gbps/lane (来自XC7K325T FPGA) q VPX P3接口支持2 * LVDS x16(来自XC7K325T FPGA) q VPX P4接口支持4* 千兆以太网口(分别来自DSP和XC7K325T FPGA) q VPX P5与P6接口保留 q 板载2组FMC接口(分别来自两片XC7K325T FPGA),每组FMC接口含 Ø 80对LVDS信号(来自XC7K325T FPGA) Ø 4 * GTX(来自XC7K325T FPGA) Ø x4 LVDS 参考时钟 1.6 软件支持q DSP的软件支持包含: Ø DSP的PCIe驱动 Ø DSP的千兆以太网传输,支持TCP/IP协议 Ø DSP的Flash、网络加载 Ø DSP的HyperLink互联测试程序 Ø DSP的SRIO接口驱动程序 Ø DSP的Boot Loader引导程序 Ø DSP的GPIO中断服务测试程序 Ø DSP对FPGA的动态加载测试程序 q FPGA的软件支持包含: Ø 完整的DDR3控制 Ø FPGA的并行模式加载 Ø FPGA与DSP之间的SRIO通信测试 1.7 应用场景软件无线电、雷达或声纳信号处理、智能信号分析、高速图像处理、电子对抗等 1.8 物理与电气特征 1.9 环境参数 1.10 可靠性指标 2 订购信息 © 2015 V1.0 保留所有权利 清华大学设备仪器厂智能计算研发中心 | 清华仪器
|