4838|3

29

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

Xilinx virtex-6 FPGA 双网口通信的问题 [复制链接]

       大家好,我们实验室自己研发了一个实验板,主芯片是virtex-6 LX240T(设计类同ML605开发板),采用的网口设计是FPGA+88E1111,但是设计了两个这样的网口,其中一个网口(该网口与ML605开发板网口一致)已经测试通过,能够正常与PC进行通信,但是另外一个网口(新设计的网口)根本无法与PC通信,请问大神:1.有什么办法可以让新设计网口正常通信?2.怎样能使两个网口同时工作?
       目前我已经做过如下操作:
       1.对于与ML605开发板网口一致的那个网口,通过lwip协议进行测试,底层代码由实验室师兄编写,通过!
       2.对于新设计的网口,我先修改底层代码中的引脚约束,将原本约束到第一个PHY芯片引脚上的信号,约束到第二个PHY芯片上,重新生成bit流文件时,就出现错误。请大神帮帮忙!

最新回复

楼主,你好 生成BIT文件错误, 新的那个网口的引脚最好在看看,最好用fpga editer 看看引脚pin, 和内部的连线。  详情 回复 发表于 2016-8-15 22:41
点赞 关注
 

回复
举报

2

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
是什么bit文件时ISE报错还是生成的BIT出错?
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

板凳
 
超级玛丽 发表于 2016-8-15 15:46
是什么bit文件时ISE报错还是生成的BIT出错?

生成Bit文件
 
 
 

回复

1950

帖子

4

TA的资源

版主

4
 
楼主,你好

生成BIT文件错误, 新的那个网口的引脚最好在看看,最好用fpga editer 看看引脚pin, 和内部的连线。
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表