用 FPGA 正确拿下 LVDS 的数据 - 第3页 - FPGA/CPLD - 电子工程世界-论坛

5525

zrl121560 发表于 2016-8-16 14:06
楼主您好，我是设计这个4收4发的LVDS接口电路，我用的是MicroSemi公司的M2S090TSFG484芯片，我想问的是我这 ...

你好，请参考这个吧

https://www.altera.com/en_US/pdfs/literature/wp/wp_lvdsboard.pdf
顺便上个 layout 的图。

541397129 · 发表于2016-10-17 15:33

正好再纠结这个

chyschys

楼主您好：
看了您提供的信息，受益良多，您这提供的是xilinx的解决方案吧，
不知对于altera的lvds数据，又应如何处理，您有什么建议么？
谢谢！！！

jbrzan

fpga lvds

911911911

学习一下，看看

ZHUjoy · 发表于2018-10-23 20:04

楼主您好，请问两块FPGA是怎么连接的，是将GPIO直接相连吗

zhuyebb · 发表于2018-10-23 21:28

谢谢楼主，支持分享

寒雨 · 发表于2018-11-19 15:51

很厉害

kittom

5525 发表于 2016-6-18 14:44 AXI 是片内总线，物理上是1clk里面多对多传送，有主有从，有读有写 LVDS 是片间，板间传送，只有送和 ...

LVDS能做到800MHz需要注意哪些设计，单说FPGA能支持这么高速度的就不好匹配了吧，考虑成本的话