7466|8

186

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

求助以太网相关IP核例化 [复制链接]

有人用过XIlinx的 Ethernet 1000BASE-X PCS/PMA or SGMII的IP和吗?想请教一下gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是谁的时钟,我看手册上说是 clock from PLL of GT common,但是我还是不懂;
另外mdc,mdio_i的信号是哪里来的 谢谢了啊

此帖出自FPGA/CPLD论坛

最新回复

我觉得下面两个时钟,就是红色框里面的时钟,“gt0”是你在生成core的时候,选的那个Quad. gt0_qplloutclk_in gt0_qplloutrefclk_in 【pg047-gig-eth-pcs-pma.pdf 】v14_3 的93页   详情 回复 发表于 2016-6-16 21:16
点赞 关注
 

回复
举报

1950

帖子

4

TA的资源

版主

沙发
 
能问道时钟的问题,说明在认真干活了。
你最好先自己把手册里面的 tx rx recovery clock, ref clock关系自己先理一下。

公司忙,回去凑空看看。
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 

回复

1950

帖子

4

TA的资源

版主

板凳
 
如图红色筐,mdc, mdio_i, 都是 MAC 发给 GMII PHY的。
请参照
http://www.xilinx.com/support/do ... h_pcs_pma_ug155.pdf  page 289

eth.png (99.48 KB, 下载次数: 1)

eth.png
此帖出自FPGA/CPLD论坛

点评

嗯嗯 这个我大概清楚了,我就是比较想知道那两个时钟如何连,我的理解是Ethernet 1000Base相当于是内部例化了一个gtx,这个GT common的时钟我不知道从哪里来的 ( // Transceiver Interface //------  详情 回复 发表于 2016-6-14 12:01
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

4
 
5525 发表于 2016-6-14 11:51
如图红色筐,mdc, mdio_i, 都是 MAC 发给 GMII PHY的。
请参照
http://www.xilinx.com/support/do ... h_ ...

嗯嗯 这个我大概清楚了,我就是比较想知道那两个时钟如何连,我的理解是Ethernet 1000Base相当于是内部例化了一个gtx,这个GT common的时钟我不知道从哪里来的
(
      // Transceiver Interface
      //----------------------

      .gtrefclk                             (gtrefclk),

      .txp                           (txp),
      .txn                           (txn),
      .rxp                           (rxp),
      .rxn                           (rxn),
      .resetdone                            (resetdone),
      .cplllock                     (cplllock),
      .txoutclk                             (txoutclk),
      .rxoutclk                             (rxoutclk),
      .userclk                              (userclk),
      .userclk2                             (userclk2),
      .rxuserclk                              (rxuserclk),
      .rxuserclk2                             (rxuserclk2),
      .independent_clock_bufg        (independent_clock_bufg),
      .pma_reset                            (pma_reset),
      .mmcm_locked                          (mmcm_locked),
      // GMII Interface
      //---------------
      .gmii_txd                      (gmii_txd),
      .gmii_tx_en                    (gmii_tx_en),
      .gmii_tx_er                    (gmii_tx_er),
      .gmii_rxd                      (gmii_rxd),
      .gmii_rx_dv                    (gmii_rx_dv),
      .gmii_rx_er                    (gmii_rx_er),
      .gmii_isolate                  (gmii_isolate),

      // Management: MDIO Interface
      //---------------------------

      .mdc                           (mdc),
      .mdio_i                        (mdio_i),
      .mdio_o                        (mdio_o),
      .mdio_t                        (mdio_t),
      .configuration_vector          (configuration_vector),
      .configuration_valid           (configuration_valid),

      // General IO's
      //-------------
      .status_vector                 (status_vector),
      .reset                         (reset),


      .signal_detect                 (signal_detect),
      .gt0_qplloutclk_in                 (gt0_qplloutclk_in),
      .gt0_qplloutrefclk_in              (gt0_qplloutrefclk_in)

   );
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

5
 
蓝色框 里面 对你疑问有帮助
红色框,是 1000 base ethernet没有直接关系的,
但是它共用了 MGT, GTX GTP 的 时钟资源

k7.png (71.41 KB, 下载次数: 0)

k7.png

v4.png (147.76 KB, 下载次数: 0)

v4.png
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

6
 
还有 xilinx 的 core, 随着 FPGA 的变化,老会变名字,
楼主你的 FPGA 是什么 型号,这样 我们找起来也能快些
此帖出自FPGA/CPLD论坛

点评

我用的是k7325T,软件是vivado2014.2,那个IP核的版本是14.2  详情 回复 发表于 2016-6-16 09:19
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

7
 
闂備礁鎼悮顐﹀磿閸愯鑰块柛娑欐綑鐎氬銇勯幒鍡椾壕缂備焦顨嗛敃銏犵暦濡ゅ懎惟闁宠桨绀佹慨銈夋煟閻橀亶妾烽柛鏂跨箻椤㈡瑩骞嬮敂鑺ユ珫閻庡厜鍋撻柛鎰劤濞堬拷闂備浇鐨崱鈺佹缂傚倸绋勯幏锟�闂備胶鎳撻悺銊╂偋閻愬搫鐒垫い鎺戯攻鐎氾拷婵犵數鍋涢ˇ顓㈠礉瀹€鍕埞闁跨噦鎷�
此帖出自FPGA/CPLD论坛
 
 
 

回复

186

帖子

0

TA的资源

一粒金砂(中级)

8
 
闂備礁鎼悮顐﹀磿閸愯鑰块柛娑欐綑鐎氬銇勯幒鍡椾壕缂備焦顨嗛敃銏犵暦濡ゅ懎惟闁宠桨绀佹慨銈夋煟閻橀亶妾烽柛鏂跨箻椤㈡瑩骞嬮敂鑺ユ珫閻庡厜鍋撻柛鎰劤濞堬拷闂備浇鐨崱鈺佹缂傚倸绋勯幏锟�闂備胶鎳撻悺銊╂偋閻愬搫鐒垫い鎺戯攻鐎氾拷婵犵數鍋涢ˇ顓㈠礉瀹€鍕埞闁跨噦鎷�

1.png (124.62 KB, 下载次数: 0)

1.png
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

9
 
闂備礁鎼悮顐﹀磿閸愯鑰块柛娑欐綑鐎氬銇勯幒鍡椾壕缂備焦顨嗛敃銏犵暦濡ゅ懎惟闁宠桨绀佹慨銈夋煟閻橀亶妾烽柛鏂跨箻椤㈡瑩骞嬮敂鑺ユ珫閻庡厜鍋撻柛鎰劤濞堬拷闂備浇鐨崱鈺佹缂傚倸绋勯幏锟�闂備胶鎳撻悺銊╂偋閻愬搫鐒垫い鎺戯攻鐎氾拷婵犵數鍋涢ˇ顓㈠礉瀹€鍕埞闁跨噦鎷�

xilinx GPHY.png (90.72 KB, 下载次数: 0)

xilinx GPHY.png
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

猜你喜欢
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条
Microchip 直播|利用motorBench开发套件高效开发电机磁场定向控制方案 报名中!
直播主题:利用motorBench开发套件高效开发电机磁场定向控制方案
直播时间:2025年3月25日(星期二)上午10:30-11:30
快来报名!

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表