42496|2

79

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

请教:如何实现毫秒级脉冲序列的延时输出 [复制链接]

做触发电路设计的时候,需要对某一路的脉冲序列进行毫秒级时间延时后输出,请问用硬件如何实现? 谢谢!
此帖出自模拟电子论坛

最新回复

可用PLD对clock计数延迟。 PLD的规模跟信号的性质有关,如果速度不快用个小小的CPLD就解决了。 如果是高速信号序列需要FIFO的话恐怕就得用FPGA,好在这年头FPGA也不贵。  详情 回复 发表于 2007-12-12 23:17
点赞 关注

回复
举报

3138

帖子

0

TA的资源

裸片初长成(初级)

沙发
 

如果需要精确而且想要变更延迟时间的话

可用PLD对clock计数延迟。 PLD的规模跟信号的性质有关,如果速度不快用个小小的CPLD就解决了。 如果是高速信号序列需要FIFO的话恐怕就得用FPGA,好在这年头FPGA也不贵。
此帖出自模拟电子论坛
 
 

回复

79

帖子

0

TA的资源

一粒金砂(初级)

板凳
 

回复: 请教:如何实现毫秒级脉冲序列的延时输出

非常感谢! 我做做看,有问题还要请教。
此帖出自模拟电子论坛
 
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表