1751|0

281

帖子

0

TA的资源

禁止发言

楼主
 

继续来找茬之串扰案例分解(连载六) [复制链接]

作者:周伟  一博科技高速先生团队队员

大家如果心细的话应该会留意到本期文章的题目,串扰案例分解,已经可以揭示上期问题的答案了,主要是串扰在作怪,原来如此,是不是恍然大悟?
从截图可以看到,本设计的问题主要有3点:1、叠层设计不合理,信号与信号之间的间距比信号到参考的间距还小;2、双内层走线没有避免平行走线的问题,而且能避开的区域也没有意识去避开,以上两点造成的直接影响就是串扰很大;3、板子本身比较厚,这样靠近表层的信号势必Stub很长,影响阻抗及回损。
解决该串扰最直接有效的方法是优化叠层,尤其是这种过多个连接器的背板设计。

关于优化前后的截图详见附件
(, 下载次数: 31)

此帖出自PCB设计论坛
点赞 关注
个人签名

深圳市一博科技股份有限公司

 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表