EETALK——关于画板的几个问题讨论

eric_wang

EETALK——关于画板的几个问题讨论 [复制链接]

        前一阵的学画四层板活动不知道大家的进展都如何了？有人可是已经画完了，而且还写了总结哦！
详见：4层PCB学习小组帖子进度汇总

各位还在努力的可要加油了

综合大家在学习四层板画法中遇到的一些问题，我们单独拿出来进行下讨论，于是，问题来了：

1、设计多层板时，你是 如何选择电路层数的？选定层数之后，要如何去分配哪些信号走在哪一层呢？
2、如何合理布局线路板上的元件？走线和敷铜过程中需要注意那些问题？

快来跟帖回复、分享你的经验吧！

jishuaihu

占个沙发先。
第一个问题，我觉得主要还是看板子的大小和所用元件的集成度，是尺寸，性能，价格综合考虑了。尺寸限制住了，走的层数少了可能无法走通，肯定得增加层数，或者层数少了导致部分走线，尤其是电源线太细，或者部分信号线走的比较凌乱，导致性能下降，可能也要增加板的层数，但是板子层数增加肯定会增加成本，这就要综合考虑了。

关于不同层信号的分配，四层以上的没有弄过，我就说一下四层板的，一般来说顶层肯定是放主要元器件了，一般就是各种芯片和模块。主要走线应该也集中在顶层，第二层应该是GND层，GND层一般来说相对完整，对信号的去耦作用更好一些，因为离GND层近的一层也叫优质布线层（很早以前看到的，说法不准确了请指正）。第三次应该是电源层，一般做四层板很少只有一个电源的，因此一般都需要对电源层进行分割，比如模拟部分和数字部分（有时候区分模拟和数字部分时GND也需要对应分割），或者3.3V和1.8V，1.2V等。底层仍然是元件和走线，但是元件要注意尽量放一些轻便的元件，一般以容阻元件为主。地层走线和顶层走线也最好在大方向上垂直，这样便于走线。



第二个问题：合理的元器件布局能大大降低走线的难度。元件布局一般优先考虑核心元件的布局，当然一般都放在中间。然后根据不同的功能把整个板子分成多个功能模块，按照其在主元件四周的位置进行摆放。我习惯先在板子空闲区域单独布局不同的功能模块。然后移动的时候整个功能模块一起移动，遇到不合适的再微调。有一个合理的布局，走线的难道也就低了，一般走起来都会比较顺，个人习惯布局完成后先大致的把对应的线拉过去，确认能走通之后再去调整走线的角度和整齐度。元器件布局中比较关键的就是去耦电容的布局。大部分人都知道去耦电容要离靠近响应管脚，但是要多近缺没有定论。我当然也没有准确的数据。我的原则是只要能走通线，去耦电容就尽可能的去靠近管脚，而且尽量在同一层。

走线的时候主要需要注意的就是线宽。一般的电路板从载流量上考虑线可以走的很细，但是要知道，越粗的线阻抗越小。在条件允许时，还是多走一些粗线，尤其是电源线。

敷铜时主要注意的就是电源的分配了。如果不需要分模拟地和数字地，一般就是整体敷铜。电源对应不同的电源区域进行分割就行。敷铜容易忽略的地方就是有隔离的器件，比如光耦和变压器。一般来说自己的敷铜间距不要小于元件本事的最大间距，别人光耦两端的敷铜不要超过管脚焊盘。尤其是在以隔离高压为目的的隔离中。

我能想到的主要就这些，抛砖引玉，希望大家各抒己见，踊跃讨论

574433742

板凳。。。。。

eric_wang

楼上坐沙发板凳的 要分享经验啊，我们楼下的站着听

damiaa

占个位

okhxyyo

^O^ ，来做沙发啦~~
偷个资料挂上来抛装引玉下下。
来八一八要合理安排层叠结构需要注意的因素：
1.信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽。
2.内部电源层和地层之间应该紧密耦合，也就是说，内部电源层和地层之间的介质厚度应该取较小的值，以提高电源层和地层之间的电容，增大谐振频率。
3.电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。
4.避免两个信号层直接相邻。相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。
5.多个接地的内电层可以有效地降低接地阻抗。例如，A信号层和B信号层采用各自单独的地平面，可以有效地降低共模干扰。
6.兼顾层结构的对称性。

okhxyyo

等我发上来就变成6楼了。。。

mengyun2801

对于多层板，基本上都是高速电路应用，那就离不开信号完整性，所以既要从电路板的层压结构上调整阻抗参数，同时也要从布局和走线上去约束，这也就涉及到布线策略和布线规范，这个大家都可以从网上找到资源进行学习。
同时使用一款称心的软件也是必要的，如果带有仿真功能，那就更加得心应手了

jishuaihu

okhxyyo 发表于 2015-6-9 15:58
等我发上来就变成6楼了。。。

你要学我，先占楼。然后再编辑。

okhxyyo

jishuaihu 发表于 2015-6-9 16:24
你要学我，先占楼。然后再编辑。

啊啊啊啊，真是太讨厌啦太讨厌啦~~~

okhxyyo

jishuaihu 发表于 2015-6-9 15:51
占个沙发先。
第一个问题，我觉得主要还是看板子的大小和所用元件的集成度，是尺寸，性能，价格综合考虑了。尺寸限制住了，走的层数少了可能无法走通，肯定得增加层数，或者层数少了导致部分走线，尤其是电源线太细，或者部分信号线走的比较凌乱，导致性能下降，可能也要增加板的层数，但是板子层数增加肯定会增加成本，这就要综合考虑了。

关于不同层信号的分配，四层以上的没有弄过，我就说一下四层板的，一般来说顶层肯定是放主要元器件了，一般就是各种芯片和模块。主要走线应该也集中在顶层，第二层应该是GND层，GND层一般来说相对完整，对信号的去耦作用更好一些，因为离GND层近的一层也叫优质布线层（很早以前看到的，说法不准确了请指正）。第三次应该是电源层，一般做四层板很少只有一个电源的，因此一般都需要对电源层进行分割，比如模拟部分和数字部分（有时候区分模拟和数字部分时GND也需要对应分割），或者3.3V和1.8V，1.2V等。底层仍然是元件和走线，但是元件要注意尽量放一些轻便的元件，一般以容阻元件为主。地层走线和顶层走线也最好在大方向上垂直，这样便于走线。



第二个问题：合理的元器件布局能大大降低走线的难度。元件布局一般优先考虑核心元件的布局，当然一般都放在中间。然后根据不同的功能把整个板子分成多个功能模块，按照其在主元件四周的位置进行摆放。我习惯先在板子空闲区域单独布局不同的功能模块。然后移动的时候整个功能模块一起移动，遇到不合适的再微调。有一个合理的布局，走线的难道也就低了，一般走起来都会比较顺，个人习惯布局完成后先大致的把对应的线拉过去，确认能走通之后再去调整走线的角度和整齐度。元器件布局中比较关键的就是去耦电容的布局。大部分人都知道去耦电容要离靠近响应管脚，但是要多近缺没有定论。我当然也没有准确的数据。我的原则是只要能走通线，去耦电容就尽可能的去靠近管脚，而且尽量在同一层。

走线的时候主要需要注意的就是线宽。一般的电路板从载流量上考虑线可以走的很细，但是要知道，越粗的线阻抗越小。在条件允许时，还是多走一些粗线，尤其是电源线。

敷铜时主要注意的就是电源的分配了。如果不需要分模拟地和数字地，一般就是整体敷铜。电源对应不同的电源区域进行分割就行。敷铜容易忽略的地方就是有隔离的器件，比如光耦和变压器。一般来说自己的敷铜间距不要小于元件本事的最大间距，别人光耦两端的敷铜不要超过管脚焊盘。尤其是在以隔离高压为目的的隔离中。

我能想到的主要就这些，抛砖引玉，希望大家各抒己见，踊跃讨论

关于去耦电容这一点，是有一个去耦有效长度范围的，根据电容值（一般电容越大有效半径越大），所以当我们一个管脚放两个电容时一般小的会更靠近些大的可以稍微远一些。我记得有什么计算有效半径的公式来着，，搜索下找着再来贴上来吼吼~~

jishuaihu

okhxyyo 发表于 2015-6-9 16:42
啊啊啊啊，真是太讨厌啦太讨厌啦~~~

对不起，我错了，要不咱们挤挤一块坐沙发？

okhxyyo

okhxyyo 发表于 2015-6-9 16:49
关于去耦电容这一点，是有一个去耦有效长度范围的，根据电容值（一般电容越大有效半径越大），所以当我们一个管脚放两个电容时一般小的会更靠近些大的可以稍微远一些。我记得有什么计算有效半径的公式来着，，搜索下找着再来贴上来吼吼~~

电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为，补偿电流表达式可写
为：

其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到λ/4 时，补偿电流的相位为π ，和噪声源相位刚
好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于λ/4
。实际应用中，这一距离最好控制在λ/40~λ/50
之间，这是一个经验数据。

--------------------------------好吧，去百度文库搬了个砖~~~~~

okhxyyo

jishuaihu 发表于 2015-6-9 16:59
对不起，我错了，要不咱们挤挤一块坐沙发？

不拉不拉~只能怪我自己下手太慢了~~

jishuaihu

okhxyyo 发表于 2015-6-9 17:05
不拉不拉~只能怪我自己下手太慢了~~

你想一块坐我也弄不成啊

okhxyyo

jishuaihu 发表于 2015-6-9 17:11
你想一块坐我也弄不成啊

哼哼~~咱们还是严肃点参加讨论吧~~~

okhxyyo

https://bbs.eeworld.com.cn/thread-464615-1-1.html发了个帖子分享了一份高速电子设计的资料，是我大学课程的一个课件。里面讲到了高速设计中的信号完整性问题，反射分析，串扰分析，开关噪声及电源完整性等知识点。大家可以了解下~~哎，当初大四的课程没有好好学，现在发现挺重要~~

jishuaihu

okhxyyo 发表于 2015-6-10 10:01
https://bbs.eeworld.com.cn/thread-464615-1-1.html发了个帖子分享了一份高速电子设计的资料，是我大学课程的一个课件。里面讲到了高速设计中的信号完整性问题，反射分析，串扰分析，开关噪声及电源完整性等知识点。大家可以了解下~~哎，当初大四的课程没有好好学，现在发现挺重要~~

少壮不努力，老大徒伤悲！

huaiqiao

看到各个楼层的哥哥姐姐们回答的都很专业，我也浅谈一点自己的看法：

1. 层数的选择，不是随心所欲的，如果是土豪，想把双层板做成四层板，这些也不是不可以。层数的选择我看到过“五五规则”。

五---五规则：
      印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。





关于走线的问题，我本想上传一个文档，可是在下载中心已经有了，https://download.eeworld.com.cn/detail/hellopinkgirls/362674

所以，我也正在抽空学习这个，慢慢成长当中（四层以上，没干过）



2. 布局的问题，习惯使用交互式布局，模块化打散元件后，模块化布局。敷铜当然要注意规则了，Altium designer中默认是10mil的敷铜间距，这个我习惯设置在15mil~20mil这个样子。走线的问题，不需要再重复各个楼层的哥哥姐姐的专业回答。只是有个3H原则和20H原则，都留意下就好。



（个人看法，说的有点大，不要介意哈）只是觉得pcb这个东西，没有最好，只有更好，因为pcb也作为一门艺术来说，艺术是没有尽头的，所以同一个pcb，可能在每个人的手中处理后有多种或者更多种不同的走线。

jishuaihu

okhxyyo 发表于 2015-6-10 10:01
https://bbs.eeworld.com.cn/thread-464615-1-1.html发了个帖子分享了一份高速电子设计的资料，是我大学课程的一个课件。里面讲到了高速设计中的信号完整性问题，反射分析，串扰分析，开关噪声及电源完整性等知识点。大家可以了解下~~哎，当初大四的课程没有好好学，现在发现挺重要~~

看了一下你这个课件，真是太有用了。不看真是浪费了。我拿出一部分来给大家看一下，估计你上传的文件也没有多少人能看完

元器件的布局

在PCB布线之前首先要把元器件布在电路板上，元器件的布局在很大程度上决定了信号走线。通常情况下，不同电压的器件要分开，按照功能来说，电路板上的处理部分、控制部分、接口部分、电源部分、模拟部分、数字部分、低频部分、高频部分等要分得很清楚，各自之间不要产生干扰。

布局布线原则

1、按照电路的流程安排各个功能电路单元的位置, 使布局便于信号流通, 并使信号尽可能保持一致的方向;

2、 尽量减少和缩短各元器件之间的引线和连接; 　

3、尽可能缩短高频元器件之间的连线, 设法减少它们的分布参数和相互间的电磁干扰。

4、易受干扰的元器件不能相互挨得太近, 输入和输出元件应尽量远离;

5、某些元器件或导线之间可能有较高的电位差, 应加大它们之间的距离, 以免放电引出意外短路。

6、对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。

7、高速差分信号走线尽可能采用紧耦合方式,

8、确保带状线, 微带状线及其参考平面符合要求,所有信号走线应尽量远离板边缘

9、对于多点连接网络,应选择合适的拓扑结构,以减小信号反射,降低EMI 辐射。

布线的基本原则

1、数字地与模拟地分开,尽量加宽电源线、地线宽度,它们的关系一般是:地线> 电源线> 信号线,通常信号线宽为:0. 2～0. 3mm,最细宽度可达0. 05～0.07mm,电源线为1. 2～2. 5 mm。

2、布线尽可能避免拐直角,那样在直角处会产生电磁辐射,如图所示。关键信号不得跨越分割区域,否则电磁辐射和信号串扰都会急剧增加。

3、高速器件( 频率大于10 MHz 或上升时间小于2 ns的器件) 在印制电路板上的走线尽可能短。

其它重要原则

1、连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧,尽量避免从两侧引出电缆,以便减小共模电流辐射。

2、I/ O 驱动器应紧靠连接器,避免I/ O 信号在板上长距离走线,耦合不必要的干扰信号。

3、当高速数字集成芯片与连接器之间没有直接的信号交换时,高速数字集成芯片应安排在远离连接器处。

4、发热元件(如ROM ,RAM、功率输出器件和电源等) 远离关键集成电路,最好放在边缘或偏上方部位,以利于散热。

5、电感布局时,不要并行靠在一起,

6、许多电磁干扰都来自电源,集成电路的退耦电容尽量靠近IC 的电源引脚,且退耦电容的引线尽量短。建议使用表贴封装电容。

PCB中的电磁兼容

PCB的层排列也是有原则的，合理排列各层对PCB的抗干扰能力十分有益。PCB设计中层排列的一些基本原则如下：

1、将电源平面与地平面相邻

    2、参考面的选择,应优选电源平面、地平面做参考平面

    3、相邻层的关键信号不跨分割区

    4、元件平面下面有相对完整的地平面

    5、高频、高速、时钟等关键信号有一相邻地平面

    6、在高速电路设计中，避免电源平面层向自由空间辐射能量

   多层PCB布局中，有两条原则用来确定印制线条间距和边距：

   1、20H原则

                     为减小印制板向空间辐射电磁能量这个效应，在地线层的边缘，包括不同性质的地线层(例如数字地与模拟地)的分界处，地线层要比电源层、信号层外延出至少20H，这里H表示地线层与信号层或电源层之间的距离。

    2、3W 原则

                     当两条印制线的间距比较小时，两线之间会发生电磁串扰，为避免发生这种干扰，应保持任何线条间距不小于3倍的印制线条宽度，即不小于3W，W为印制线路的宽度，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。

更详细的下载课件自己看吧，关于PCB的主要的就有这些。课件里面还有很多有用的东西。不一一列举了。