如何进行CPLD内部的地址定义

cl0201

如何进行CPLD内部的地址定义 [复制链接]

我初学CPLD，想要写CPLD的代码，功能是用CPLD作为DSP的资源扩展，现在想先试一下用DSP控制CPLD的一个管脚作为普通DO口输出高、低电平，已了解的知识是DSP是通过这个DO口的地址来读写它的，但是现在不知道CPLD程序内如何定义这个管脚的地址，即如何将这个管脚与特定给定的地址联系起来，请问哪位能就此指点一二，或者有相关的例程和资料推荐也可以，谢谢了

chenzhufly

CPLD没有地址的概念

你可以先把硬件电路设计好，具体软件部分，可以论坛讨论

cl0201

谢版主回复，硬件已经设计好了，用的是TI公司的28335和xilinx公司的XC95288，用DSP的A16到A19共4根地址线与CPLD的13到16脚相连，并且CPLD放在DSP的zone6扩展区，这样的话对于DSP来说CPLD的起始地址就是知道的，但是如果要用DSP读写CPLD的某一个特定的数据口比如98脚，对于DSP来说，这个脚的地址是什么，应该怎么定义。或者我的理解不对？请版主和坛友们指教

lelee007

新设计还用95288？瞬间没有发言的冲动了，怎么着也得选个MX V啥的吧

00750

cl0201 发表于 2015-5-18 11:22
谢版主回复，硬件已经设计好了，用的是TI公司的28335和xilinx公司的XC95288，用DSP的A16到A19共4根地址线与CPLD的13到16脚相连，并且CPLD放在DSP的zone6扩展区，这样的话对于DSP来说CPLD的起始地址就是知道的，但是如果要用DSP读写CPLD的某一个特定的数据口比如98脚，对于DSP来说，这个脚的地址是什么，应该怎么定义。或者我的理解不对？请版主和坛友们指教

不会没有数据线及其它控制线吧？

cl0201

lelee007 发表于 2015-5-18 13:36
新设计还用95288？瞬间没有发言的冲动了，怎么着也得选个MX V啥的吧

你说得对，这其实就是按照老方案做个板子先做试验，因为是新手，所以先学习，到后边再升级，还请不吝赐教啊

cl0201

00750 发表于 2015-5-18 13:40
不会没有数据线及其它控制线吧？

有数据线和其他的时钟、片选等线。我现在主要设计软件，卡在地址这块了，还请指点一下

00750

数据线、地址线、控制线都有，那么CPLD不就可以当做RAM来用吗？把CPLD的引脚映射到A16~19的任意地址空间内不就可以读到这个引脚的状态了？

00750

数据线、地址线、控制线都有，那么CPLD不就可以当做RAM来用吗？把CPLD的引脚映射到A16~19的任意地址空间内不就可以读到这个引脚的状态了？

lelee007

换MAX10把，CPLD的价格，FPGA的功能和性能，XC95288已经涨价要停产了，新项目就不要再选用这种器件了

练手更应该选新器件，用法都差不多，用好了以后很多项目都用得上

cl0201

00750 发表于 2015-5-18 14:25
数据线、地址线、控制线都有，那么CPLD不就可以当做RAM来用吗？把CPLD的引脚映射到A16~19的任意地址空间内不就可以读到这个引脚的状态了？

您说的这个原理我弄明白了，那具体的代码应该怎么写？您有例程或推荐的资料吗，能不能发给我学习一下，我的邮箱oexf@163.com，谢谢了

cl0201

lelee007 发表于 2015-5-18 18:01
换MAX10把，CPLD的价格，FPGA的功能和性能，XC95288已经涨价要停产了，新项目就不要再选用这种器件了

练手更应该选新器件，用法都差不多，用好了以后很多项目都用得上

看来是老器件了，这个行情不太了解，是别人选的，谢版主指点，我跟他们说说

zhangjian1985

做个地址译码器，和外部匹配