社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 2074|回 3
U201015703

47

帖子

0

TA的资源

一粒金砂（中级）
楼主
发表于2015-1-19 18:52 只看该作者
 

CPLD使用原理图设计时，使用两个非门会被优化掉吗？ [复制链接]

鄙人刚学CPLD/FPGA，原理图设计过程中，想实现一个延时功能，准备通过两个非门实现，现在问题是，编译过程中使用两个非门会被优化掉吗？有没有哪位大侠知道
此帖出自FPGA/CPLD论坛

最新回复

13593816896
最后问题解决了吗？  详情 回复 发表于 2017-1-18 15:57
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
chunyang

1万

帖子

142

TA的资源

版主
沙发
发表于2015-1-19 19:15 只看该作者
 
这个要看对编译软件的优化设置，注意对冗余门的处理方式设定。
此帖出自FPGA/CPLD论坛
个人签名上传了一些书籍资料，也许有你想要的：https://download.eeworld.com.cn/user/chunyang
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
U201015703

47

帖子

0

TA的资源

一粒金砂（中级）
板凳
 楼主| 发表于2015-1-20 09:17 只看该作者
 
我刚学不久，想通过两个非门实现延时功能，大侠，能不能具体讲解一下，我用的是Quartus 2 12.0
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
13593816896

6

帖子

0

TA的资源

一粒金砂（初级）
4楼
发表于2017-1-18 15:57 只看该作者
 
最后问题解决了吗？
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
精选推荐
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表