|
MSP430-G2通过P1.0管脚输出ACLK,占空比严重不成比例问题。
[复制链接]
本帖最后由 helloxieyu 于 2014-8-23 11:43 编辑
MSP430-G2通过P1.0管脚输出ACLK,占空比严重不成比例问题:
1. 外部接有32.768K晶体,想通过P1.0管脚输出32.768K方波。
用示波器测量P1.0管脚,发现输出的32.768K方波占空比严重偏离50%的预期。
体现如下:
30C时:占空比为44%, 13.5uS高电平+16.9us低电平=30.4us
114C时:占空比为38%,11.7us高电平+18.7us低电平=30.4us
124C时:占空比为21%, 6.4us高电平+24us低电平=30.4us
代码如下:
int main( void )
{
WDTCTL = WDTPW +WDTHOLD;
P1SEL|=BIT0; //P1.0输出ACLK
P1DIR|=BIT0;
_BIS_SR(LPM3_bits+GIE); //进入LPM3低功耗模式
return 0;
}
改成输出内部VLO则没有上述问题,占空比一直是50%,而且不会随温度的变化而发生占空比变化。
外部32.768K晶体已经换过3个品牌的了,一直是这种现象。
32.768K晶体的谐振电容也从0pF到36pF都试过了,也是无法得到50%的占空比。
|
|