晒WEBENCH设计的过程+多时钟设计

常见泽1

晒WEBENCH设计的过程+多时钟设计 [复制链接]

在很多设计中需要用到多个时钟，
在我脑海里，说起时钟就是晶振，有缘或者无源，在说起就是单片机或者FPGA内部的PLL产生时钟，
今天也是无意中发现TI竟然有这么多时钟芯片，而且性能很给力。

1.进入webench设计

输入你需要生成的时钟频率

2.点击产生


3.出现多个方案选择CDCLVC1102


4.查看设计产生的框图以及其他相关资料


5.查看产生的波形图以及性能
27MHZ


25MHZ



24MHZ


真的感慨自己只是菜鸟，以为时钟仅仅局限于晶振，要学习的路很漫长