RAM问题

shuxueaw

RAM问题 [复制链接]

谢谢老师和学长回答，这一段时间我采取的一些测试1.用FPGA片内RAM代替外部RAM波形是能正常输出的。2.外部只用1片RAM，没有复用，波形还是出现问题，初次觉得是写入RAM的数据有问题，于是继续进行验证。现在想问下老师一个问题，就是我对外部RAM一个确定地址一直读数据，在用signaltap观察时读取的数据会发生变化，其中RAM_DATAOUT1是外部RAM读进来的数据经过一个soft缓冲器而来的，CLK_RAMH为外部RAM的时钟输入引脚，RAM_ADDR1为外部RAM的地址，我想问:1：为什么一直读一个地址数据，数据会发生变化，不相同。2：就是时钟边沿（上升沿或者下降沿）之间的数据不是应该一样的么？为什么会出现两个数据~